Буферное устройство

)5 Н 03 К 19/09 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ ройства для БИС И Л-типа. Целью изобре 2тения является снижение истребляемой мощности и увеличение уровня логической единицы на выходе буферного устройства, Буферное устройство содержит три и - р - и-транзистора, четыре диода Шотки и инжектор. Введение третьего и - р - и-транзистора, дополнительного выхода инжектора и дополнительного коллектора второго и - р - и-транзистора позволяет увеличить уровень .логической единицы на выходе и снизить потребляемую мощность путем увеличения стабильности и уменьшения тока, обеспечивающего работу схемы защиты от короткого замыкания выхода на шину питания. 1 ил,(21) 469140/21(57) Изобретение относится кт нике и предназначено длян я в качестве выходного бу скии инсти Б,Лапшин СС 19 льсной использоваферного усти - р - п-тра нзис кторы которогщими коллекто 1 и являются 12, а эмиттер ным коллектор анзистора 2, зм миттером п - р - иной. ьпульснои пользовао устройтехнлк ниявк ства длЦе потреб ня логи ва,тс ой гонижение ние уров- устройстНа фиг,электрическана фиг, 2 - фсхема,Б ено Буферное устро тво работаетс следующим образом. ООПри низком уровне входного напряже- (Л ния на одом иэ водов 9 или 10 устройства весь ток основного и дополнительного выходов инжектора 8 1 в 1,1 вг протекает через а соответствующие диоды Шотки, В результате закрыты и - р - и-транзисторы 1, 3 и, следовательно, и - р - и-транзистор 2.Если на входах 9, 10 устройства высокие уровни, то прекращается ток через диоды Шатки 4 - 7 и открываются и - р - и-транзисторы 1-3. ис уф р е устроиство содержит тр р - и-транзистора 1 - 3, четыре диод и 4 - 7 и инжектор 8, причем входы 9, 1 йства через обратно включенные пер и второй 5 диоды Шоткй соединены й и - р - и-транзистора 1, коллектором - и-транзистора 2 и.выходом инжекто дополнительный выход которого чере й 6 и четвертый 7 диоды Шотки в пря включении соединены с входами 9, 1 йства и подключены к базе и к первом и Шотк устро вый 4 базо и - р ра 8, трети мом устро ИСАНИЕ ИЗО обретение относится к им е и предназначено для ис ачестве выходного буферно я БИС И 2 Л-типа.лью изобретения является ляемой мощностииувелич ческой единицы на выходе приведена принципиальн хема буферного устройств кционально-топологическ коллектору ные колле соответствую транзистора ройства 11, дополнитель и - р - и-тр соединен с э 1 и.общей ш тора 3, оста соединен рами и - р -выходами у соединен ом и ба ттер котор и-транзистоВ нормальном режиме работы открытый и - р - и-транзистор 1 формирует на выходах .11, 12 низкие уровни напряжения Окэн, и - р - и-транзисторы 3 и 2, включенные в режиме повторителя тока, формируют 5 ток ц коллектора и - р - и-транзистора 2 меньший, чем в 1. В результате и - р - и, транзистоо 1 остается открытым. Величина и определяется тском вг и соотношением площадей основного и дополнительного 10 коллекторов и - р - и-транзистора 2, при этом через коллекторы и - р - и-транзистора 3, соединенные с выходами 11 и 12 устройства, ток не протекает из.за низкого уровня выходного напряжения. 15Если произойдет короткое замыкание одного из выходов 11 или 12 увтройства на шину питания, то возрастет напряжение на одном из коллекторов и - р - и-транзистора 3. Площадь коллекторов и - р - и-транзисто ра 3, соединенных с выходами, формируется так, чтобы через любой из этих коллекторов к 3 вместе с током вр превышал ток в 1.кэ + в 2в 1 25В этом случае ток коллектора и - р -и-транзистора 2 12в 1, и транзистор 1закроется, Таким образом, предотвращается перегрузка устройства при коротком замыкании одного или нескольких выходов на 30шину питания,Пороговое напряжение отпиранияи - р - и-транзисторов 3 и 2 приблизительновдвое (2 авэо) больше, чем и - р - и-транзистора 1, и соответственно больше время 35включения этих транзисторов, Этим обеспе,чивается задержка включения защиты навремя спада выходного напряжения. Раз.ряд емкости нагрузки осуществляется прибольшом базовом токе в 1 п - р - и-транзистора 1, а формирование постоянногонизкогоуровня при меньшем токе Ов 1 - к 12),что уменьшает задержку включения и задержку выключения устройства,Ток, протекающий через схему защиты, не зависит от коэффициента усиления транзистора, поэтому не увеличивается с температурой и более стабилен для разных кристаллов, Последнее свойство обусловлено тем, что ток коллекторов и - р - и-транзисторов 3 определяется соотношением площадей этих коллекторов. Стабильность и повторяемость этого тока обеспечивает работу защиты с меньшей величиной этого тока (меньше запас на разброс и уменьше- ние тока со снижением температуры) и соответственно с меньшей потребляемой мощностью,Формула изобретения Буферное устройство, содержащее два и - р - п-транзистора, инжектор, первый и второй входы у тройства через обратно включенные первый и второй диоды Шотки соединень 1 с базой первого и - р - и-транзистора, первым входом инжектора и коллектором второго и - р - п-транзистора, эмиттер которого соединен с эмиттером первого и - р - и-транзистора и общей шиной, коллекторы первого и - р - и-транзистора подключены квыходамустройства, о тличающееся тем,что,сцельюснижения потребляемой мощности и увеличения уровня логической единицы на выходе устройства, в него введены третий и - р - и- транзистор, третий и четвертый диоды Шотки, входы устройства через третий и четвертый диоды Шатки в обратном включении соединены с дополнительным выходом инжектора, базой и первым коллектором третьего и - р - п-транзистора, остальные коллекторы которого соединены с коллекторами первого и - р - п-транзистора, а эмиттер соединен с базой и дополнительным коллектором второго и - р - п-транзистора,.Зубкова рректор М.Максимишинец едакт 1652 Тираж 473 Подписное .ИИПИ Государственного комитета по иэобретенилм и открытиям при ГКНТ С 113 О 35, Москва, Ж, Рауаская наб., 4/5 3 тельский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 иэводственно