Преобразователь параллельного кода в последовательный

(51) 5 Н 03 Г 1 9/0( ГОСУДАРСПО ИЗОБПРИ ГННТ НИ юл. Ф 15 В,В,Андр 8,8) виде 03 ГТ ТЕЛЬ ТЕЛЬ ельство СССРЛЕЛЬН ПАР ЫЙ т носится к вычи с оматике, а импр еобрав овани ав м для ода в яющим оследоват ельтр ебованиям Изобрьной назначен ного тип контроля и в других у преобразоЦель и Функционал возможнос и повьппен азом.Первоначально сиг нал котор подаетвает вто исходное о входу 1 устанавлетчик 9 вупр тч м выходыольный мул состояние, ка переключ плексор 10 ение адре Затем по нформа ци 1 первого ре 12 поступа провождаем о сорым с то тсв сущест помощью де запись инф оответствующие ЕННЫЙ КОМИТЕТЕТЕНИЯМ И ОТНРЫТИЯМСССР(57) Изобретениетельной техпикено к устройствапараллельного кный, удовлетвор ение относится к вычислихнике и автоматике и преддля использования в различсчетно-решающих устройствахприборах автоматического регулирования, а также стройствах, осуществляющих ание дискретной информации. обретения - расширение ьных возможностей за счет ти контроля преобразования ие надежности преобразоваНа чертеже представлена функциональная схема преобразователя,Преобразователь содержит Х регистров 11-1 ц сдвига, выходной мультиплексор 2, элемент И 3, контрольньп регистр 4 сдвига, группу из Г 1+1 элементов И 5-5 п+, управляющий дешифратор 6, входной счетчик 7, первый 8 и второй 9 управляющие. счетчики,ЯО 164439 контролепригодности аппаратуры и повышенной надежности. Цель изобрете-ния - расширение Функциональных возможностей за счет обеспечения контроля преобразования и повышениенадежности. Преобразователь содержитГ 1 регистров 1 - 1 Г 1 сдвига, выходноймультиплексор 2, элемент И 3, контрольный регистр 4, группу иэ 0+1элементов И 5, управляющий дешифратор 6, входной счетчик 7, первый 8и второй 9 управляющие счетчики,контрольный мультиплексор 10 и адресный дешифратор 11. 1 ил. контрольный мультиплексор 10, адресный дешифратор 11(реализованные, на-. пример,.элементами серии 533, 134). На чертеже также показаны информационный вход 12, выход 13, установочный вход 14, синхровходы 14 и 15, управляющие входы 16 и входы сдвига 17, адресньп вход 18 и вход"Сброс" 19.Преобразователь работает следующим при которо ают контр на прохожд гистрает массив ип адресамишифратораорюции в срегистры 11-11. При.этом информация, предназначенная для первого регистра 1 записывается в контрольный регистр 4, так как контрольный мультиплексор 10 открыт для адресного сигнала первого регистра 1После записи информации в регистры 11-1происходит процесс ее чтения нз них в последовательном коде. По входу 14 поступает сигнал, модифицирующий состояние второго управляющего счетчика 9, после чего выходы открывают контрольный мультиплексор 10 для прохождения адресного сигнала второ-. го регистра 1. Одновременно сигнал по входу 14 устанавливает в исходное состояние входной 7 и первый 8 управляющий счетчики. В исходном состоянии первый управляющий счетчик 8 открывает выходной мультиплексор 2 для прохождения сигнала с выхода первого регистра 11, а также с помощью управляющего дешифратора 6 откры" вает первый элемент И 5 из группы элементов И для прохождения импульсов с синхровхода 15 на сдвиговый вход сдвига первого регистра 11. На синхровход 15 поступает 0+1 пачек импуль" сов с количеством в каждой пачке, равным числу разрядов в каждом регистре 11-1 И. Первая пачка импульсов осуществляет сдвиг первого регистра 11, одновременно стробируя выходной сигнал выходного мультиплексора 2 на элементе И 3 и просчитываясь на входном счетчике 7. Последний импульс пачки появляется на выходе "Перенос" входного счетчика 7 и по заднему фронту модифицирует состояние первого управляющего счетчика 8, что приводит к открыванию второго элемента И 5 из группы (И+1) элементов И.Вторая пачка импульсов будет поступать на сдвиговый вход второго сдвигового регистра 1 и осуществ 2лять его сдвиг, одновременно стробируя выдвигаемую информацию на элементе И 3. Поспеднйй импульс пачки модифицирует первый управляющий счетчик 8, открывая вход следующего элемента И из группы И+1 элементов И, При поступлении следующей пачки импульсов процесс повторяется, Таким , образом, при поступлении 0+1 пачек импульсов информация. с (0+1)-го регистра будет выдана последовательным кодом на выход 13. При этом информации с первого регистра 1(первое слово) и с контрольного сдвигового регистра 4 (последнее слово)должны совпадать. Их совпадение является признаком исправности первоготракта преобразования. При записинового массива информации в контрольный регистр 4 записывается информация второго регистра 1. Процедуравыдачи информации второго массивааналогична описанной вышее. В выданном массиве информации второго ипоследнего слов должны совпадать,Таким образом, контрольный регистр4 последовательно циклически. обеспечивает дублирование информации каждого тракта преобразоващя, что позволяет осуществлять их контроль методом сравнения. При выявлении неисправности тракта преобразования конт.- рольный сдвиговый регистр можно использовать взамен неисправностив каждом И-м тракте обмена. 25 30 35 40 45 50 55 формула изобретенияПреобразователь параллельного кода в последовательный, содержащий К регистров сдвига, информационные входы которых являются информационным входом преобразователя, выходы соединены с соответствующими первыми информационными входами выходного мультиплексора, выход которого соединен с первым входом первого элемента И, выход которого является выходом преобразователя, дешкфратор адреса, входы которого являются адресными входами преобразователя, выходы соединены с управляющими входами соответствующих регистров сдвига, группу из И-элементов И, вьпсоды которых соединены с входами сдвига соответст" вующих регистров сдвига, первые входы элементов И группы, второй вход первого элемента И и счетный вход входного счетчика объединены и являются синхровходом преобразователя, первый управляющий счетчик, выход которого соединен с управляющими входами выходного мультиплексора, о т л и ч а ю щ и й с я.тем, что, с целью расширения функциональ 1 ных .возможностей преобразователя за счет обеспечения контроля преобразования и повышения его надежности, в него введены контрольный регистр сдвига, контрольный мультиплексор, второй управляющий счетчик, управляющий дешифратор и в групйу элементов И - (0+1)-й элемент И, первый.фадактор Т.Иванова Ие 1 мар,Коррект хред М Дндык Заказ 1467 Тираж 463 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5Производственно-издательский комбинат "Патент", г.ужгород агарина,5 1644390 6вход которого подключен к синхровхо- рольного мультиплексора, управляющие ду преобразователя, выход - к входу входы и выход которого соединены с сдвига контрольного регистра сдвига, соответствующими выходами дешифратовыход которого соединен с вторым ра адреса и управляющим входом конт" информационным входом выходного5рольного регистра, установочные входы мультиплексора, а информацнонныд входного счетчика и первого управляю" вход подключен к информационному вхо- щего счетчика и счетный вход второго ду преобразователя, выход входного управляющего счетчика являются уста- счетчика соединен со счетным входом 10 новочным входом преобразователя, успервого Управляющего счетчика, выход тановочный вход второго управляющевторого Управляющего счетчика соеди- го счетчика является входом "Сброс" нен с информационными входами конт- преобразователя.