Преобразователь напряжения в код параллельного типа

(и) 1635876ЗМ 1 Зб ЕТЕ ЬфР СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИКГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕЦОмстВО сссР (ГОсттАтент сс ОПИСАНИЕ И К АВТ РСКОМУ СВИДЕ(54) ПРЕОбРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ ВКОД ПАРАЛЛЕЛЬНОГО ТИПА(7) Изобретение оносится к цифровой измерительной технике, в частности к аналого-цифровымпреобразователям, может быть использовано дляпостроения быстродействующих преобразователейнапряжения в код параллельного типа Цель изобретения - повышение быстродействия и надежности работы Поставленная цепь достигается за счеторганизации непрерывного слежения блоком вьгчитания за уровнем входного сигнала с последующейнепрерывной отработкой его компараторами Надежность повышается за счет снижения требова 1 йк стабильности выходных уровней компараторов иупрощения их схемотехнической реализации. Преобразователь содержит блок вычитания, делитель напряжения вентильные эпемснты первой, еторой и третьей групя компараторы. Для достижения цепи лежду выходами компараторов и первыми входами последовательно с вентильными элементами второй группы в прямом включении введены вкпючевые элемечты. Управляющие входы ключевых элементов объединены и образуют управляющую шину. Вторгче входы компараторов через вентипыгые элементы третьей группы в обратном включении соединены с выходолл блока вычитания, первый вход ко 1 орого является шиной входного сигнала, а второй вход соединен с шиной первого опорного сигнала и с первытл входом делителя напряжения Второй вход делителя напряжения является шиной второго опорного сигнала, а выходы через вен- ИЛЬНЫЕ ЭЛЕМЕНТЫ ПЕРВОЙ ГРУгОЫ В ПРЯМОМ ВКПЮЧЕ- нии соединены с первыми входами компараторов. 15 10 15 20 25 30 35 40 45 50 55 Изобретение относится к цифровой измерительной технике, в частности к аналого-цифровым преобразова гелям, может быть использовано для построения быстродействующих преобразователей напряжения в код(ПНК) параллельного типа.Цель изобретения - повышение быстродействия и надежности преобразователя.Существенность отличий ПНК от известного заключается в том, что при введении ключевых элементов, выполняющих основную функцию замыкания и размыкания цепей, синхронизируя работу ПНК, дополнительно повышается надежность его работы, что позволяет снизить требования к величине уровней выходных сигналов компараторов, заменивдвухстороннее ограничениеЕп 1- ОлО Еп 1на одностороннееЕп 1- ОлОкКроме того, повышается быстродействие работы ПНК.В известном ПНК для того, чтобы вывести компараторы из режима хранения сработанного состояния, от входной шины ПНК отключается входной сигнал и на вход блока вычитания подается нулевой потенциал. При зтам все кампараторы и уровень напряжения на выходе блока вычитания возвращаотся в исходное состояние,При очередном цикле преобразования выполняются следующие операции: коммутируется входной сигнал на вход блока вычитания; блок вычитания отрабатывает входной сигнал, формируя на своем выходе соответствующий уровень напряжения; срабатывают компараторы.Из изложенного явно видны три составляющих времени задержки работы ПНК,В усовершенствованном ПНК при размыкании ключевых элементов компараторы выходят из режима хранения. но не устанавлиоаются в исходное состояние, а как и блок вычитания постоянно следят за уровнем преобразуемого входного сигнала, в любой мсрлент времени после замыкания ключевых элементов готовые выдать кодпреобразованного входного сигнала. При этом времена задержки, характерные для известного ПНК, отсутствуют, Тем самым повышается быстродействие работы ПНК.На чертеже представлена электрическая схема П Н К.ПНК содержит блок вычитания 1, делитель напряжения 2, вентильные элементы первой 3, второй 4, и третьей 5 групп, компараторы 6, ключи 7.ПНК работает следующим образом.При нулевом потенциале на втором входе делителя напряжения 2 и отсутствии входного сигнала на первом входе блока вычитания 1 потенциал на выходе блока вычитания 1 равен Еп 1, Потенциалы вторых входов компараторов 6 выше потенциалов их первыхвходов, поэтому на выходах компараторов 6 установлены низкие (неактивные) уровни. Ключи 7 разомкнуты.При повышении величины входного сигнала на такую же величину уменьшается потенциал на выходе блока вычитания 1. При этом компараторы 6, потенциалы вторых входов которых становятся ниже потенциалов иэ первых входов, срабатывают, на их выходах устанавливаются высокие (активные) уровни.В момент считывания информации с выходов компараторов 6 на управляющую шину ПНК необходимо подавать отпирающий сигнал, под воздействием которого замыкаются ключи 7. Токи, потребляемые первыми входами сработанных компараторов 6 с выходов делителя напряжения 2 через вентильные элементы первой группы 3, начинают протекать через открытые ключи 7 и вентильные элементы второй группы 4, Вентильные элементы первой группы 3 при этом смещаются в обратном направлении запираются. В результате перераспределения токов между цепями, связанными с входами компараторов 6 и составляющими делитель напряжения 2 резисторами, происходит восстановление величин опорных уровней на выходах делителя напряжения 2 (они повышаются). При этом выходной код ПНК корректируется, исключая ошибку от неравномерности шкалы уровней квантования, делителя напряжения 2, имеющуюся при разомкнутых ключей 7, когда входные цепи компараторов 6 потребляют ток с выходов делителя напряжения 2.В качестве вентильных элементов первой 3, второй 4 и третьей 5 групп могут использоваться, например. диоды. Ключи 7 можно выполнить на транзисторах,1(56) Шило В.Д. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Сов. радио,3979,с.342-343, рис,8.26,Авторское свидетельство СССР 1 Ф 1454219, кл. Н ОЗ М 1/36, 1987.1635876 ф о р мул а изобретения Составитель В.Мах на новТехред М.МоргенталКорректор Н.Ревская Редактор Т. Каменская Заказ 3586 Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД ПАРАЛЛЕЛЬНОГО ТИПА, содержащий делитель напряжения из и последовательно соединенных резисторов, первый вход которого является шиной первого опорного напряжения, второй вход - шиной второго опорного напряжения, а выходы соединены через первую группу вентильных элементов с соответствующими выходами еентильных элементов второй группы и неинвертирующим входом соответствующих компараторов. инвертирующие входы которых через третью группу вентильных элементов подключены к выходу блока вычитания, неинвертирую щий вход которого является шиной первого опорного напряжения, а выходные шины компараторов являются выходной шиной, отличающийся тем, что, с целью повышения быстродействия и надежности преобразователя, в него введены ключи и управляющая шина, являющаяся управля О ющими входами ключей, информационныйвход каждого из которых подключен к выходу соответствующего компаратора, а выход - к соответствующему входу вентильных элементов второй группы, инвертирующий вход блока вычитания является входной шиной.