Регенератор цифрового сигнала

.Р. 3, Хомерикинелишвили Н 03 78 айдан И,Е- Карпу- Влияние точности ) на верность регегнала. - Злектраис. 1.РОБО ГО СИГНАЛА Павличен хин Б.В., Сп тактовой син нерации циф связь, 1986, Кко Л,Е., Б озито О.О ронизаци оового си 1,с,28, р АТОР ЦИФ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(57) Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи. Целью изобретения является повышение точности регенерации цифрового сигнала, Регенератар цифрового сигнала содержит блок 1 автоматической регулировки усиления., блок задержки 2, компаоатоо 3, блок 4 тактовой синхронизации, элемент И 5, формирователь б последовательности выходных импульсов, сумматор напряжен:я 7, первый и второ.; ялга;и 8 и 9, В регенератсре цифрового сигна".=, постигается уменьшение влияния помех на процесс фар.гиравания прямоугольных импульсов компаратором 3 и восстановление их оптимального временного положения, что приводит к повышению точности регенерации. 2 ил.Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи.Целью изобретения является повышение точности регенерации цифрового сигнала,На фиг,1 представлена структурная электрическая схема регенератора цифрового сигнала; на фиг.2 - временные диаграммы сигналов, поясняющие работу регенератора цифрового сигнала,Регенератор цифрового сигнала содержит блок 1 автоматической регулировки усиления, блок 2 задержки, компаратор 3, блок 4 тактовой синхронизации, элемент И 5, формирователь 6 последовательности выходных импульсов, сумматор 7 напряжения и первый 8 и второй 9 ключи.Блок 1 автоматической регулировки усиления содержит корректирующий усилитель 10 и формирователь 11 управляющего сигнала.Сумматор 7 напряжения содержит первый 12 и второй 13 резисторы и первый 14 и второй 15 дополнительные резисторы.Регенератор работает следующим образом,Входные информационные импульсы цифрового сигнала после блока 1 автоматической регулировки усиления поступают на информационный вход компаратора 3, На пороговый его вход действует пороговое напряжение, которое до момента включения компаратора 3 сформировано первым 12 и вторым 13 резисторами и первым дополнительным резистором 14(первый 12 и второй 13 резисторы подключены соответственно к шине стабилизированного напряжения (Ост) и общему проводу питания).Первый дополнительный резистор 14 принимает участие в Формировании порогового напряжения, так как до включения компаратора 3 (до его срабатывания) второй ключ 9 замкнут, в то время как первый ключ 8 находится в разомкнутом состоянии.Первый 12 и второй 13 резисторы и первый дополнительный резистор 14 подобраны так, что при их совместном включении на пороговый вход компаратора 3 подают оптимальное пороговое напряжение(Опор,опт), равное половине амплитуды неискаженного информационного импульса (фиг.2 а, на которой показан входной сигнал на информационном входе компаратора 3).При нарастании уровня информационного импульса (входного сигнала) и достижения уровня оптимального порога (точка 16 на фиг.2 а) произойдет включение компаратора 3 и на его выходе сформируется передний фронт прямоугольного импульса(фиг,2 б 1. В этот момент второй ключ 9 разомкнется под действием сигнала с выхода компаратора 3 и отключит первый дополнительный резистор 14 от шины стабилизированного напряжения. При этом уровень напряжения на пороговом входе компаратора 3 понижается до некоторого наперед заданного значения, например, до уровня Опор.2(фиг.2 а), Теперь для выключения компаратора 3 необходимо, чтобы уровень сигнала стал меньше уровня Опор,г, а это значит, что помеха, действующая в точке 16 (фиг,2 а). значение которой меньше раэностного напряжения (Опор,оп, - Опор.2) не сможет обратно перебросить (выключить) компаратор 3 в этой точке (Опор.2 выбирается с учетом величины уровня помехи в точке срабатывания). Импульс с выхода компаратора 3 (фиг.2 б) с некоторой задержкой, определяемой блоком 2 задержки, подается на управляющий вход первого ключа 8 и включает его. Теперь к выходу сумматора 7 напряжения подключается второй дополнительный резистор 15, который подобран так, чтобы выключение компаратора 3 произошло точно в точке 17 (фиг.2 а), т.е. в момент сравнения уменьшающегося по уровню входного импульса с оптимальным пороговым напряжением (Опор.опт на фиг,2 а). В этот момент компаратор 3 отключается, При этом сформируется задний фронт импульса (фиг.2 б) и в этот же момент вновь включится первый ключ 8 и подключит первый дополнительный резистор 14 к выходу сумматора 7 напряжения, к которому уже подключен второй дополнительный резистор 15. Уровень порогового напряжения увеличится (например, до уровня Опор 1 на фиг,2 а) и, значит, помеха в точке 16 (фиг,2 а), уровень которой меньше разностного напряжения (Опор,1 Опор,опт), не вызовет обратного - опрокидывание (включение) компаратора 3 в точке 17. Через некоторое время, определяемое блоком 2 задержки, исчезает импульс (фиг.2 в) на управляющем входе первого ключа 8, и он отключается. При этом второй дополнительный резистор 15 отключится и на пороговый вход компаратора 3 вновь подается оптимальное пороговое напряжение Опор.опт. Время задержки блока 2 задержки выбирается с учетом уровня помех в точках переключения.Сформированные прямоугольные импульсы с выхода компаратора 3 поступают55на вход блока 4 синхронизации и на второй вход элемента И 5, в котором происходит регистрация импульсов в оптимальные мо-, менты времени. Сигналы с выхода элемента И 5 через формирователь 6 передаются влинию.1601755 Формула изобретения 1 б ОУРО Составитель В, ОрТехред М.Моргент ктор Н. Рогули орректор Т. Палий акаэ 3278 Тираж 530 ВНИИПИ Государственного комитета по изобре 113035, Москва, Ж, РаушсПодписноениям и открытиям ия наб.,4/5 ГКНТС СР Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Регенератор цифрового сигнала, содержащий последовательно соединенные блок автоматической регулировки усиления, компаратор, блок тактовой синхронизации, элемент И и формирователь последовательности выходных импульсов, а также сумматор напряжения, выход которого подсоединен к пороговому входу компаратора, второй вход элемента И подключен к выходу компаратора, причем вход блока автоматической регулировки усиления и выход формирователя последовательности выходных импульсов являются соответственно входом и выходом устройства, о т л и ч а ю щ и й с я тем, что.целью повышения точности регенерации, 5 введены последовательно соединенныеблок задержки и первый ключ, а также второй ключ, при этом управляющий вход второго ключа и вход блока задержки подключены к выходу компаратора, а ин формационные входы первого и второгоключей подключены соответственно к первому и второму дополнительным входам сумматора напряжения.