Преобразователь перемещения в код

СОЮЗ СОВЕТСКИХсоциАлистичеснихРЕСПУБЛИК 19) (1 94 М 1/2 51) ПИСАН ТЕ ро тво ССС 6, 1982 о СССР 6, 1985(57) Иэобретенитике и вычисли жет быть и пол перемещений элеме мов и машин. ЦеЛь ляется повьппение образователя. Для ватель перемешени Госуд 4 рстВенный комитетпо изОБРетениям и (лнРытиПРИ ГКНТ СССР Н А ВТОРСКОМУ С 8 ИДЕТЕРЬСТ(54) ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕГЕНИЯ ВКОД тносится к автоманой технике и моано для измерения тов и узлов механиэизобретения явостоверности преэтого в преобразов код, содержащий генератор 9 импульсов опроса, блок 5вывода результата, первичный преоб. -разователь 15 перемещения в код,блок 4 формирования двоичного кода,блок 6 контроля, введены блок 7 памяти, блок 2 опроса элемент И 8. Поставленная цель достигается зв счет то"го, что с помошьв блока 6 контроля определяется изменение выходного кодапервичного преобразователя 15 перемещения в код. Если выходной код первичного преобразователя 15 между соседними циклами опроса изменился большечем на единицу младшего разряда, тона выход преобразователя подается значение кода, полученное в предыдущемцикле опроса первичного преобразователя 15. В другом случае на выход по"дается код, полученный в текущем цик-ле опроса. 2 з.п.ф-лы, 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для измерения перемещений элементов и узлов механизмов и машин.Пельдо изобретения является повышение достоверности преобразователя,На чертеже приведена структурнаясхема преобразователя перемещения вко,ц,Преобразователь перемещения в кодсодержит кодируюший датчик 1 перемещений, блок 2 опроса, блок 3 считывания, блок 4 Формирования двоичногокода, блок 5 вывода результата, блок6 контроля, блок 7 памяти, элементИ 8, генетатор 9 импульсов опроса.Блок 6 контроля выполнен в виде узла10 вычитания и триггера 11, блок 5вывода результата выполнен в видегрупп 12 и 13 элементов И и группы14 элементов ИЛИ, копирующий датчик1 перемещений и блок 3 считывания образуют первичный преобразователь15 перемешения в код.Преобразователь перемещения в кодработает следуюшим. образом.Выходные импульсы блока 2 опроса,Формируемые на каждом первом тактетрехтактного генератора 9 импульсов,опрашивают значения кодовых дорожеккаждого из разрядов кодиру,ошего датчика 1, Результаты опроса регистрируются. блоком 3 счддтьдваньдя,дд преобра 35зуются блоком 4 Формирозания двоичного кода. Блок 4 осуществляет преобразование аналоговых сигналов блока3 считывания в нормированные импульсы,а также структурное преобразованиевыходного кода (например, из дд-кодав двоичный код) .1(аждый цикл преобразования осушествл 5 дет В три такта, юопрос и считыванне, сравнение и запоминание, выводрезультатов преобразования,На втором такте работы трехтактного генератора 9 импульсов выходныесигналы текушего цикла преобразованиясравниваются с результатом предшествуюшего преобразования, хранящегосяв блоке 7 памяти. При изменении значения входного перемещения на выходеблока 4 будут последовательно сменяться комбинации выходных сигналов, при 55чем каждая из последуюших комбинацийотличается от предыдушей на единицумладшего разряда. Если частота преобразования больше частоты изменения результатов преобразования, определя.емой скоростью изменения входногоперемещения, то в процессе опросамежду каждыми отличными на одну единицу младшего разряда результатаминаблюдается большое число одинаковыхрезультатов преобразования, В связис этим ошибкой (сбоем) преобразования является нарушение правильностичередования выходных сигналов, т.е.большее чем на единицу мддадшего разряда, изменение текущего результатапреобразования по сравнению с предшествуюшим. Сравнение значений результатов текушего и предшествуюшегоциклов преобразования производит блок6 контроля, основным элементом которого является узел 10 вычитанияРезультат сравнения запоминается триггером 11, управляющим процессами вывода и запоминания результатов преобразования,Если разность между текушим и предшествуюшими результатами преобразования не превышает допустимое значение в одну. единицу младшего разряда,то выходной сигнал единичного выходатриггера 11 разрешает вывод текушегозначения результата преобразования(через группу 12 элементов. И), если,разность принимает недопустимые значения, то выходной сигнал нулевоговыхода триггера 11 открывает группу13 элементов И, т.е, разрешает выводкода предшествующего преобразования,храняшегося в блоке 7 памяти, и перезапиСь не происходит. т.е в памяти остается правильный результатпредшествующего цикла преобразования.Новая перезапись происходит толькопосле изменения состояния триггера 11,т.е. после восстановления правильногоФункционирования преобразователя.Формула и з о б р е т е н и я1. Преобразователь перемещения в код, содержаший генератор импульсов опроса, первый выход которого соединен с входом опроса блока вывода результатов, первичный преобразователь перемешения в код, выходы которого соединены через блок Формирования двоичного кода с первыми группами информационных входов блока контроля и блока вывода результатов, о тл и ч а ю ш и й с я тем, что, с целью повышения достоверности преобСоставитель А.СидоренкоРедактор Н. Лазоренко Техред И.Дидык Корректор С,Чер Подписное Тираж 667 Заказ 2837 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 5 159468 раэователя, в него введены блок памяти, блок опроса и элемент И, вто, рой выход генератора импульсов опроса соединен с входом блока опроса, выходы которого соединены с входами первичного преобразователя перемещения в код, третий выход генератора импульсов опроса соединен с входом опроса блока контроля, а первый выход соединен с первым входом элемента И, выход которого соединен с входом записи блока памяти, выходы блока Формирования двоичного кода соединены с информационными входами блока памяти, выходы которого соединены с вторыми группами информационных входов блока контроля и блока вывода результата, первый выход блока контроля соединен с вторым входом элемен та И и первым входом разрешения блока вывода результата, а второй выход блока контроля соединен с вторым входом разрешения блока вывода результата, выходы которого являются выхо дами преобразователя.2. Преобразователь по и. 1, о т" л и ч а ю щ и й с я тем, что блок вывода результата выполнен в виде первой и второй групп элементов И и 30 5 6группы элементов ИЛИ, группы входов первой и второй групп элементов И являются соответственно первой и второй группами информационных входов блока, первые управляющие входы первой и второй групп элементов И являются соответственно первым и вторым входами разрешения блока, а вторые управляющие. входы первой и второй групп элементов И объединены между собой и являются входом опроса блока, выходы первой и второй групп элементов И соединены с соответствую" шими группами входов блока элементов ИЛИ, выходы которого .являются выходами блока.3. Преобразователь по п. 1, о т " л и ч а ю щ и й с я тем, что блок контроля выполнен в виде узла вычитания и триггера, первая и вторая группы входов узла вычитания является соответственно первой и второй группами информационных входов блока, управляющий вход узла вычитания является входом опроса блока, а выходы соединены с входами триггера, прямой и инверсный выходы которого являются соответственно первым и вторым выхо" дами блока