Стартстопное передающее устройство

(57) Изобретение относится к электросвязи, Цель изобретенияповышениедостоверности формирования информации путем сравнения набранного и записанного знаков, Устройство содержит наборный блок 1, параллельнопоследовательный преобразователь 4кода, блоки 6, 9 и 10 совпадения,блок 11 задержки и блок 12 сравнения. Информационная посылка с выходнаборного блока 1 и преобразователя4 кода поступает на соответствующиевходы блока 12 сравнения, где производится поразрядное сравнение кодов информационной посылки наборного бло ка 1 и преобразователя 4 кода, При совпадении коцов на вход блока 9 совпадения подается разрешающий потенциал, на вход блоКа 10 совпадения- запрещающий потенцгзл, При несовпадении.- наоборот, В случае совпадения кодов сигнал с выхода блока 11 задержки, проходя через, блок 9 совпадения, поступает на входы стартового триггера преобразователя 4.кода, блока б совпадения и сбрасывает и исходное состояние стартовый триггер наборного блока 1, При несовпадении кодов открывается блок 10 совпадения, В этом случае сигнал с выхода блока 11 задержки проходитчерез блок 10 совпадения и поступает на стирающий вход преобразователя 4 кода и как сигнал "Ошибка" на выход сигнала ошибки устройства, Ошибочная комбинация, включая связи,не выдается, 1 ил.Изобретение относится к электросвязи и может быть использовано всистемах передачи данных.Цель изобретения - повышение достоверности формирования информационным путем сравнения набранного и записанного знаков,На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства,Стартстопное передающее устройст,во содержит наборный блок 1, триггер2, первые элементы И 3, параллельнопоследовательный преобразователь 4кода, первый блок 5 задержки, первыйблок 6 совпадения, делитель 7 частоты, второй, третий и четвертыйблоки 8-10 совпадения, второй блок11 задержки, блок 12 сравнения и второй элемент И 13,Устройство работает следующим об.разом,При отсутствии информации на информационном и стартовом входах устройства, делитель 7 частоты непрерывно выдает импульсы с частотой телеграфирования, которые через блок 8совпадения поступают на вход преобразователя 4 кода, При этом в последний разряд преобразователя 4 кодапостоянно записывается "1", которая,продвигаясь, поступает на выход преобразователя 4 кода, обеспечиваявыдачу на информационный выход устройства сигнала "Стоп", В .это времятриггер 2 находится в состоянии, прикотором блокируются второй и третийвыходы делителя 7 частоты и подается сигнал опроса на первые входы. элементов И 3 и 13 и первый входблока 6 совпадения, Информационная истартовая посылки поступают соответственно на информационный и стар-.товый входы устройства в параллельномкоде, записываются на триггерах наборного блока 1 и с выходов их посту..пают на вторые входы элементов И 3 и13, на первых входах которых ужеприсутствует сигнал с выхода триггера 2При установке в "1" состояниестартового триггера наборного блока1 закрывается для прохождения тактовых импульсов блок 8 совпадения. Свыхода элементов И 3 информационнаяпосылка записывается в преобразова тель 4 кода, а стартовая посылка поступает на вход блока 11 задержки,Информационная посылка с выходов наборного блока 1 и преобразователя 4 кода поступает на соответствующие входы блока 12 сравнения, где произво дится поразрядное сравнение кодовинформационной посылки наборного бло ка 1 и преобразователя 4 кода,При совпадении кодов на вход блока 9 совпадения подается разрешающий потенциал, а на вход блока 10 совпадения - запрещающий потенциал, Принесовпадении - наоборот, В случае совпадения кодов сигнал с выхода блока 11 задержки проходит через блок 9 совпадения и поступает на входы стартового триггера преобразователя 4 кода, блока 6 совпадения и сбрасываетв исходное состояние стартовый триггер наборного блока 1, При этом стартовая посылка сразу поступает на ин.формационный выход устройства, открывается блок 8 совпадения. для прохождения тактовых импульсов и с блока6 совпадения выдается импульс нафазирование делителя 7 частоты, Последнии выдает импульсы с частотойтелеграфирования на тактирующий входпараллельно-последовательного преобразователя 4 кода через блок 8 совпадения (первый импульс после фазирования выдается через время со,где Ео - длительность элементарнойпосылки).Под действием тактирующих импульсов информационные и стоповая посылки поступают на информационный выходустройства, Кроме того, стартовыйсигнал с выхода преобразователя 4кода поступает через блок 5 задержкина сброс триггера 2, в результатечего прекращается поступление сигнала опроса на первые входы элементовИ 3 и разблокируется делитель 7 частоты, с третьего выхода которого выдается сигнал на стирающий вход наборного бпока 1, подготавливая егок записи новой информации, а со второго выхода на запуск триггера 2,в результате чего становится возможной обработка следующей комбинации,Промежуток времени между концомпоследующей информационной посылкии запуском триггера 2 равен длительности стоповой посылки, что позволяет обеспечить надежный прием телеграфного знака,При несовпадении кодов н"борногоблока 1 и преобразователя 4 кода открывается блок 10 совпадения и закры.Заказ 1459 Тираж 524 ПодписноеВНИИПИ Государственного комитета по,изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж Раушская наб., д. 4/5 Производственно-издательский комбинат патент", г,ужгород, ул. Гагарина,101 5 157( 0 вается блок 9 совпадения. В этом случае сигнал с выхода блока 11 задержки проходит через блок 10 совпадения и поступает на стирающий вход преобразователя 4 кода и как сигнал"Ошибка" - на выход сигнала ошибки устройства, Ошибочная комбинация в канал связи не выдается,10формула изобретения Стартстопное передающее устройство, содержащее параллельно-последовательный преобразователь кода, сигналь ный выход которого соединен с входом первого блока задержки, выход которого соединен с установочным входом триггера, тактовый вход которого подключен к первому выходу делителя час тоты, фазирующий вход которого подключен к выходу первого блока совпадения, первый вход которого соединен с выходом триггера, первыми входами первых элементов И, первым входом 25 второго элемента И и блокирующим входом делителя частоты, второй выход которого соединен со стирающим входом наборного блока, информационные выходы которого соединены с вторыми 30 входами соответствующих первых элементов И, выходы которых подключены к соответствующим информационнымвходам параллельно-последовательного преобразователя кода, первый стартовый выход наборного бЛока соединен с вторым входом второго элемента И, при этом информационные входы набор ного блока являются информационными входами устройства, стартовым входом 40 которого является первый стартовый вход наборного блока, информационным 17 6выходом устройства является сигнальный выход параллельно-последовательного преобразователя кода, о т л ич а ю щ е е с я тем, что, с цельюповышения достоверности формчрованияинформации путем сравнения набрани)го и записанного знаков, введены второй, третий и четвертый блоки совпадения, блок сравнения и второй блокзадержки, выход которого соединен спервым входом третьего и четвертогоблоков совпадения и с вторым стартовым входом наборного блока, второйстартовый выход которого подключен кпервому входу, второго блока совпадения, выход которого соединен с стартовым входом параллельно-последовательного преобразователя кода, информационные выходы которого подключены к вторым информационным входамблока сравнения, первые информационные входы которого подключены к соответствующим информационным выходамнаборного блока, первый выход блокасравнения соединен с вторым входомчетвертого блока совпадения, выходкоторого подключен к входу ошибкипараллельно последовательного преобразователя кода, установочный входкоторого соединен с вторым входомпервого блока совпадения и выходомтретьего блока совпадения, второйвход которого подключен к второму выходу блока сравнения, третий выходделителя частоты подключен к второмувходу второго блока совпадения, выход второго элемента И соединен свходом второго блока задержки, приэтом выход четвертого блока совпадения является выходом сигнала ошибкиустройства,