Фазовый демодулятор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) И 1) 0 3/00, С 0 0 ПИСАНИЕ ИЗОБРЕТЕНИЯ ОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 1(56) Авторское свидетельство СССР Р 323835, кл, Н 02 Р 9/14, 1970. (54) ФАЗОВЬЙ ДЕМОДУЛЯТОР(57) Изобретение относится к радиотехнике и импульсной технике. Целью изобретения является расширение диапазона детектирования разности фаз входных сигналов и уменьшение уровня пульсаций выходного сигнала, Фазовый демодулятор содержит фазовый детектор (ФД) 1, буферные каскады 2, 6 и 9, запоминающие конденсаторы 3, 7 и 10, ключи 4, 8, 12 и 13, блок. 5 управления, источник 11 постоянного тока, КЗ-триггер 14, одновибраторы 15 и 16, элемент И 17, элементы ИЛИ"НЕ 18 и 19Для оптимальной работы устройства необходимо сдвинуть уровни вверхи вниз на выходах буферных каскадог6 и 9 на величину, равную половинеразмаха напряжения на запоминающемконденсаторе 3, Для этого в качествебуферных каскадов н .".о использоватьистоковые повторители с и- и р-каналами. Использование и качестве ФДКБ-триггера, позволит расширить диапазон детектирования разности фазвходных сигналов до 2 ., Выполнениеблока 5 управления обеспечивает заряд конденсатора 3 в течение всеговремени, кроме времени разряда и перезаписи. При этом на конденсаторе3 обеспечивается фиксация напряженияна достигнутом уровне, что уменьшаетуровень пульсации выходного напряжения на выходах фазового демодулятора,1 ил.Изобретение относится к радиотехнике и импульсной технике и может быть использовано для измерения Фазового сдвига междудвумя сигналами в раэлич-ных устройствах. Цель изобретения - расширение диапазона детектирования разности Фаз входных сигналов и уменьшение уровня пульсаций выходного сигнала.На чертеже представлена Функцио;нальная электрическая схема предлагаемого Фазового демодулятора.Фазовый демодулятор содержит фа.эо выл детектор 1, первый буферный каскад 2, первый запоминающий конденсатор 3, первый ключ 4, блок 5 управления, второй буферный каскад 6, второй запоминающий конденсатор 7, второй ключ 8, третий буферный каскад 9, третий запоминающий конденсатор 10, источник 11 постоянного тока, третий 12 и четвертью 13 ключи КБ- триггер 14, первый 15 и второй 16 од новибраторы, элемент И 17, первый 18 и второй 19 элементы ИЛИ-НЕ.Фазовый демодулятор работает следующим образом.Входной и опорный сигналы поступают на входы Фазового детектора 1, выполненного на КБ-триггере 14, попеременно устанавливая его в состояние логического "О" и логической "1". Сигнал с прямого выхода КБ-триггера 14 поступает на первый вход блока,5 управления, Этот сигнал поступает на, вход первого одновибратора 15, который Формирует по всем Фронтам входного сигнала короткие отрицательные им- щО пульсы, Сформированные ймпульсы поступают на вход второго одновибратора 16, которьп Формирует короткие отрицательные импульсы по Фронту при переходе входного сигнала из состояния логического "О" в состояние логической "1". Эти импульсы поступают на вход управления четвертого ключа13. Выходные импульсы первого одновибратора 15 поступают на вход управ О ления третьего ключа 12 через элемент И 17. Генератор 11 тока (источник постоянного тока), подключенный через третий ключ 12 к первому запоминающему конденсатору 3, заряжает его. Заряд конденсатора 3 прекращается во время действия отрицательных импульсов, которые запирают третий ключ 12. Во время действия отрицательного импульса на входе управления четвертого ключа 13 первый запоминающий конденсатор 3 разряжается наобщую шину. На время действия сигнала с уровнем логической "1" на входеуправления первого ключа 4 ключ открывается и на втором запоминающемконденсаторе 7 устанавливается уровень напряжения, равный уровню напряжения на первом запоминающем конденсаторе 3, Аналогично осуществляется перенос напряжения па третийзапоминающий конденсатор 10. Сигналыс выхода второго и третьего запоминающих конденсаторов соответственночерез второй 6 и третий 9 буферныекаскады попадают на первый и второйвыходы Фазового демодулятора, Элемент И 17 блокирует заряд первогозапоминающего конденсатора 3 на времяего разряда через четвертый ключ 13,при этом уменьшается остаточное напряжение на данном конденсаторе. Приработе в синтезаторах частоты выходыфазового демодулятора соединяются через Фильтры нижних частот с выводамиварикапа, используемого в управляемомгенераторе. Для оптимальной работыустройства необходимо сдвинуть уровни вверх и вниз на выходах буферныхкаскадов 6 и 9 на величину, равнуюполовине размаха напряжения на первом запоминающем конденсаторе 3. Этоможет быть достигнуто использованиемв качестве буферных каскадов истокавых повторителей соответственно с ии р-каналами. Это позволяет в двараза увеличить крутизну характеристики. Использование в качестве Фазового детектора 1 КБ-триггера позволяет расширить диапазон детектирования разности Фаэ входных сигналов до24, а выполнение блока 5 управленияобеспечивает заряд первого запоминающего конденсатора 3 в течение всеговремени, кроме времени разряда и перезаписи. Импульс разряда формируется по окончании импульсов перезаписи,В результате на конденсаторе 3 обеспечивается фиксация напряжения надостигнутом уровне, что уменьшаетуровень пульсаций выходного напряжения на выходах фазового демодулятора. Формула изобретения Фазовый демодулятор, содержащий Фазовый детектор, первый вход которо. го является первым входом фазового156993 10 Составитель В.ЦветковТехред М,Ходанич Корректор С,Черни Редактор О.Головач Заказ 1455 Тираж 658 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент , г.ужгороп, ул. Гагарина,101 демодулятора, а также последовательно соединенные первый буферный каскад, вход которого через первый запоминающий конденсатор соединен собщей шиной, первый ключ, управляющий вход которого соединен с первымвыходом блока управления, и второйбуферный каскад, вход которого черезвторой запоминающий конденсатор соединен с общей шиной, а выход является первым выходом фазового демодулятора, а также последовательно соединенные второй ключ, вход которогосоединен с выходом первого буферногокаскада, а управляющий вход - с вторым выходом блока управления, и третий буферный каскад, вход которогочерез третий запоминающий конденсаторсоединен с общей шиной, а выход является вторым выходом фазового демодулятора, о т л и ч а ю щ и й с я тем,что, с целью расширения диапазона детектирования разности фаз входных сигналов и уменьшения уровня пульсацийвыходного сигнала, введены последовательно соединенные источник постоянного тока, третий и четвертый ключи,управляющие входы которых соединенысОответственно с третьим и четвер 8 бтым выходами блока управления, выход.третьего ключа соединен с входом первого буферного каскада, выход четвертого ключа - с общей шиной, при этомфазовый детектор выполнен в виде КЯтриггера, второй вход которого является вторым входом фазового демодулятора, прямой и инверсный выходы КБтриггера соединены соответственно спервым и вторым входами блока управления, причем, блок управления содержит последовательно соединенные первый одновибратор, второй одновибратор, выход которого является четвертым выходом блока управления, и элемент И, выход которого является третьим выходом блока управления, при этомвыход первого одновибратора соединенс вторым входом элемента И и с первыми входами первого и второго элементов ИЛИ-НЕ, выходы которых являются соответственно первым и вторымвыходами блока управления, второйвход первого элемента ИЛИ-НЕ соединен с входом первого одновибратора иявляется первым входом блока управления, второй вход второго элементаИЛИ-НЕ является вторым входом блокауправления.