Усилитель с дискретным коэффициентом усиления

(51) М. Кл. С Об О 7/12 Ркудеретвапвй комитет ао делам изобретений и открытие15 Изобретение относится к усилительной технике и может быть использовано в аналоговых вычислительных машинах.Известен усилитель с дискретнымкоэффициентом усиления, содержащийусилительные блоки, ключи, компараторы, источники опорного напряжения,блок управления Г 11,Недостатком этого усилителя яв 1 оляется низкая точность работы,Наиболее близким к предлагаемому является усилитель с дискретнымкоэффициентом усиления, содержащийусилительные блоки, ключи, компараторы, первый и второй источникиопорных напряжений, блок управления,дешифратор, блок синхронизации, реверсивный двоичный счетчик, триггер,блок памяти Г 2 1.Этот усилитель с дискретным коэффициентом усиления характеризуетсясложной функциональной схемой и низкой надежностью работы. Целью изобретения является упрощение и повышение надежности работы с сохранением быстродействия и точности.Для достижения поставленной цели в усилитель с дискретным коэффициентом усиления, содержащий соединенные последовательно п усилительных блоков, и ключей, выход каждого усилительного блока подключен ко входу соответствующего ключа, первый и второй компараторы, первые входы которых соединены с выходами п клюцей и являются выходом усилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго компдраторов, первый дополнительный ключ, вход которого соединен со входом первого усилительного блока, выход первого дополнительного ключа подключен к выходам ключей, блок управления, триггер, реверсивный двоичный счетчик, дешифра 3 94 тор, блок памяти, блок синхронизации, выходы первого и второго компараторов соединены с первым и вторым вхо 1; дами блока управления, вход запрета которого подключен к первому выходу блока синхронизации, второй выход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсивного двоичного счетчика, первый и второй счетные входы которого подключены к первому и второму выходам блока управления, прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выход блока управления подключен к счетному входу триггера, третий выход блока синхронизации соединен с тактовым входом триггера и разрядным входом реверсивного двоичного счетчика, первый и второй прямые выходы которого подключены соответственно к первым и вторым информационным входам блока памяти и дешифратора, выходы блока памяти являются цифровым выходом усилителя, выходы дешифратора подключены к управляющим входам и ключей и первого дополнительного ключа, четвертый выход блока синхронизации соединен с входом сброса памяти блока памяти, вход блока синхронизации является входом синхронизации усилителя, введены дополнительный усилительный блок и второй дополнительный ключ, вход которого соединен с входом дополнительного усилительного блока и является входом усилителя, выход ;второго дополнительного ключа подключен к выходу дополнительного усилительного блока и к входу первого из и усилительных блоков, инверсный выход триггера соединен с управляющим входом второго дополнительного ключа и третьим информационным входом блока памяти, первый и второй прямые выходы и первый и второй инверсные выходы реверсивного счетчика подключены соответственно к первому и второму, третьему и четвертому дополнительным входам блока управления. Блок управления содержит элементы И-НЕ, вход первого элемента И-НЕ является первым информационным входом блока управления, выход первого элемента И-НЕ подключен к первому входу второго элемента И-НЕ, пер 20494 5 1 О го 25 ЗО 35 40 45 50 55 вый вход третьего элемента И-НЕ является вторым информационным входомблока управления, выход третьегоэлемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, второйвход второго элемента И-НЕ подключен к первому входу пятого элемента И-НЕ, второй вход которого соединен с первым входом шестого элемента И-НЕ, второй вход которогоподключен к первому входу седьмогоэлемента И-НЕ, второй вход которогосоединен с первыми входами восьмого и девятого элементов И-НЕ, первый вход третьего элемента И-НЕподключен к второму входу шестогоэлемента И-НЕ,к первым входам десятого и одиннадцатого элементов И-НЕ,третьи входы шестого и седьмогоэлементов И-НЕ соединены с вторымвходом третьего элемента И-НЕ, третий вход второго элемента И-НЕ подключен к третьему входу пятого элемента И-НЕ, четвертый вход которого соединен с выходом первого элемента И-НЕи с вторыми входами восьмого и девятого элементов И-НЕ, второй входпятого элемента И-НЕ подключен к второму входу десятого элемента И-НЕ,первый вход девятого элемента И-НЕсоединен с вторым входом одиннадцатого элемента И-НЕ, третьи входытретьего и восьмого элементов И-НЕсоединены между собой, выход второго элемента И-НЕ подключен к второмувходу четвертого элемента И-НЕ, выходы пятого, шестого, седьмого ивосьмого элементов И-НЕ подключенык соответствующим входам двенадцатого элемента И-НЕ, выходы девятого,десятого и одиннадцатого элементовИ-НЕ соединены с соответствующимивходами тринадцатого элемента И-НЕ,вторые входы десятого и одиннадцатого элементов И-НЕ являются соответственно первым и вторым входами блока управления, третьим входом которого является четвертый вход второгоэлемента И-НЕ, первым, вторым и третьим выходами блока управления являются соответственно выходы двенадцатого, тринадцатого и четвертогоэлементов И-НЕ, третий вход второгои первый вход пятого элементов И-НЕявляются соответственно первым ивторым дополнительным входами блокауправления, третьим и четвертымдополнительными входами которогоявляются соответственно третий вход9420 1 О 15 25 зо 35 40 45 50 55 5восьмого и третий вход седьмого элементов И-НЕ.На Фиг.1 приведена функциональнаясхема предлагаемого усилителя с дискретным коэффициентом усиления; нафиг,2 - функциональная схема блокауправленияНа Фиг. и фиг.2 обозначены вход1, дополнительный усилител.ьный блок2, первый, второй, , и-ый усилительный блоки 3- 1, 3"2, ., З-п,первый и второй дополнительные ключи 4 и 5, первый второй, , , и-ыйключи 6- 1, 6-2. . ., 6-п, первый ивторой источники 7 и 8 опорных напряжений, первый и второи компараторы 9 и 10, блок 11 управления, дешифратор 12, триггер 13, реверсивныйдвоичный счетчик 14, блок 15 памяти, блок 16 синхронизации, вход 7синхронизации, выход 18 и цифровойвыход 19 усилителя, первый, второй,третий, четвертый, пятый, шестой,седьмой, восьмой, девятый, десятый,одиннадцатый, двенадцатый и три,надцатый элементы И-НЕ 20, 21, 22,23, 24, 25, 26, 27, 28, 29, 30,31 и 32, первый и второй информационные входы 33 и 34, первый, второй и третий входы 35, 36 и 37, первый, второй и третий выходы 38, 39и 4), первый, второй, третий и четвертый дополнительные входы 41, 42,43 и 44,Усилитель с дискретным коэффициентом усиления работает следуюзим образом. На вход 17 синхронизации поступает импульс запуска. Под его воздействием блок 1 б синхронизации начинает цикл работы, при котором вначале вырабатывается импульс переписи кода усиления и подается в блок 15 памяти, затем импульс установки в исходное состояние. Триггер 13 устанавливается в положение, при котором на его инверсном выходе "0", а реверсивный двоичный счетчик 14 устанавливается в положение, при котором на его прямых выходах устанавливаются "1". Сигналы с реверсивного двоичного счетчика 4 поступают на дешифратор 12, который обеспечивает замкнутое состояние последнего из о ключей б- и и разомкнутое состояние остальных ключей.Потенциал с инверсного выхода триггера 13 обеспечивает замкнутое 49 6состояние второго дополнительного клю. ча 5.Усилительные блоки 3- 1, 3-2 3-п, имеют одинаковые коэффициенты усиления, равные 2, а дополнительный усилительный блок 2 имеет коэффициент усиления, равный 2 где к - число выходов дешифратора 12, Таким образом, в исходном состоянии усилитель с дискретным коэффициентом усиления устанавливается на усиление 2". При этом через последний ключ 6-и сигнал со входа 1, усиленный в 2" раз, подается на выход 18. Если этот усиленный сигнал (выборка сигнала) такой величины, что срабатывает первый компаратор 9, то через блок 11 управления обеспечивается перевод реверсивного двоичного счетчика 14 из состояния "11" в состояние "10" в момент заднего фрон" та поступивыего на его вход от блока 16 синхронизации первого импульса выбора усиления. При этом состояние триггера 13 не меняется. Дешифратор 12 по сигналам от реверсивного двоичного счетчика 14 обеспечивает размыкание последнего ключа 6-и и замыкание предпоследнего 6-(п), (или, например, ключа 6-2), т,е. на выход 18 поступит усиленная в 2" раз выборка сигнала со входа 1. Этот угиленный сигнал сравнивается первым и вторым компараторами 9 и 1 О. Если сигнал выборки достаточно большой величины, то через блок 11 управления реверсивный двоичный, счетчик 4 переводится в состоя" ние "О" по заднему фронту второго импульса выбора усиления от бло" ка 16 синхронизации. Дешифратор 12 при этом обеспечивает размыкание ключа 6-2 и замыкание ключа 6-1. Если же к моменту прихода первого импульса выбора усиления величина сигнала выборки лежит в пределах между величинами опорных напряжений, то состояние всех функциональных блоков не изменяется, то же происходит, если величина сигнала выборки не меняется к моменту прихода второго импульса выбора усиления, т.е. обеспечивается величина коэффициента усиления, равная 2 . СостояниеЬФункциональных блоков не изменится и при третьем импульсе выбора усиления, если величина сигнала выборки осталась прежней, так как блок11 управления блокируется импульсомзапрета от блока 16 синхронизации.Гсли же к этому моменту величинасигнала выборки увеличилась и оказалась выше верхнего опорного напряжения, то импульс запрета не препятствует блоку 11 управления перевести реверсивный двоичный счетчик14 в состояние 10", при которомдешифратор 12 обеспечивает величи-ну коэффициента усиления, равную 2Если же перед первым или вторымимпульсом выбора усиления величинавыборки сигнала меньше нижнего опорного уровня, то срабатывает второйкомпаратор 10Блок 11 управленияразрешает по заднему Фронт, импульса выбора усиления перевод триггера13 в состояние "1" на инверсном входе, а реверсивный двоичный счетчикпереводится в состояние01",Этим достигается размыкание второгодополнительного ключа 5 и последнеГго ключа 6-п и замыкание первогоключа 6-1, что обеспечивает усиление, равное 2"О Усиленная выборкапередается на входы первого и второго компараторов 9 и 10,Если к моменту очередного импульса выбора усиления обеспечивается величина выборки больше верхнего опорного напряжения, то черезблок 11 управления обеспечиваетсяперевод реверсивного двоичного счет"чика 14 в состояние, при которомвеличина коэффициента усиления равна 2 . Гсли же величина сигнала выборки меньше нижнего опорного напряжения, то через блок 11 управления,реверсивный двоичный .счетчик 14 и дешифратор 12 обеспечивается величина коэффициента усиления, равная 2ИПри поступлении третьего импульса выбора усиления, если к моментуего прихода величина сигнала выборки выше верхнего опорного напряжениято блок 11 управления переводит триггер 13 в состояние н 0" по инвертному выходу, а реверсивный двоичныйсчетчик 14 возвращается в исходноесостояние,В случае, когда перед приходомтретьего импульса выбора усилениявеличина коэффициента усиления равна 2"и величина сигнала выборкименьше нижнего опорного напряжения,то через второй компаратор 10, блок11 управления по заднему Фронту третьего импупьса выбора усиления обеспечивается перевод реверсивного дво" ичного счетчика 14 в состояние "11". При этом размыкается ключ 6-2 и замыкается ключ 6-п. После окончания выборки с приходом очередного импульса сихронизации вырабатывается импульс переписи кода усиления в блок 15 памяти и в него же записывается состояние инверсного выхода триггера 13 в состояние реверсивного двоичного счетчика 14.По сравнению с прототипом предлагаемый усилитель с дискретным коэффициентом усиления обладает более , р простой функциональной схемой и повышенной надежностью работы при сохранении быстродействия и точности работы.формула изобретенияУсилитель с дискретным коэффициентом усиления, содержащий соединенные последовательно п усилительных блоков, и ключей, причем выход каждого усилительного блока подключен к,входу соответствующего ключа, первый и второй компараторы,первые входы которых соединены свыходами и ключей и являются выходомусилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго ком 35,параторов, первыи дополнительный ключ,мвход которого соединен с входом первого усилительного блока, выход первого дополнительного ключа подключенк выходам ключей, блок управления,40триггер, реверсивный двоичный счетчик, дешифратор, блок памяти, блоксинхронизации, выходы первого и второго компараторов соединены с первыми вторым входами блока управления,, ф вход запрета которого подключен кпервому выходу блока синхронизации,второй выход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсивного двоичного счетчика, первый и второй счетные входы которого подключены к первому и второму выходам блока управления,прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выход блока управления подключен к счетному входу триггера, третий выход блока синхронизации50 55 9 91201соединен с тактовым входом триггераи разрядным входом реверсивногодвоичного счетчика, первый и второйпрямые выходы которого подключенысоответственно к первым и вторыминформационным входам блока памятии дешифратора, выходы блока памятиявляются цифровым выходом усилителя, выходы дешифратора подключенык управляющим входам, ключей и 1 Опервого дополнительного ключа, четвертый выход блока синхронизации соединен с входом сброса памяти, входблока синхронизации является входомсинхронизации усилителя, о т л ич а ю щ и й с я тем, что, с цельюупрощения и повышения надежностиработы усилителя,в него.,введеныдополнительный усилительный блоки второй дополнительный ключ, вход 20которого соединен с входом дополнительного усилительного блока и является входом усилителя, выход второго дополнительного ключа подключенк выходу дополнительного усилительного блока и к входу первого из иусилительных блоков, инверсныйвыход триггера соединен с управляющим входом второго дополнительногоключа и третьим информационнымвходом блока памяти, первый и второй прямые выходы и первый и второйинверсные выходы реверсивного счетчика подключены соответственно кпервому и второму, третьему и чет 35вертому дополнительным входам блокауправления,2. Усилитель по и. 1, о т л ич а ю щ и й с я тем, что блок управления содержит элементы И-НЕ,вход первого элемента И-НЕ является первым информационным входом блока управления, выход первого элемента И-НЕ подключен к первому входувторого элемента И-НЕ, первый входтретьего элемента И-НЕ являетсявторым информационным входом блокауправления, выход третьего элементаИ-НЕ соединен с первым входом четвертого элемента И-НЕ, второй входвторого элемента И-НЕ подключен кпервому входу пятого элемента И-НЕ,второй вход которого соединен спервым входом шестого элемента И-НЕ,.второй вход которого подключен кпервому входу седьмого элемента.И-НЕ, второй вход которого соединен 9 10с первыми входами восьмого и девятого элементов И-НЕ, первый вход третьего элемента И-НЕ подключен к, второму входу шестого элемента И-НЕк первым входам десятого и одиннадцатого элементов И-НЕ, третьи входышестого и седьмого элементов И-НЕсоединены с вторым входом третьегоэлемента И-НЕ, третий вход второгоэлемента И-НЕ подключен к третьемувходу пятого элемента И-НЕ, четвертый вход которого соединен с выходом первого элемента И-НЕ и с вторыми входами восьмого и девятогоэлементов И-НЕ, второй вход пятогоэлемента И-НЕ подключен к второмувходу десятого элемента И-НЕ,первый вход девятого элемента И. НЕсоединен с вторым входом одиннадцатого элемента И-НЕ, третьи входы третьего и восьмого элементовИ-НЕ соединены между собой, выходвторого элемента И-НЕ подключен квторому входу четвертого элементаИ-НЕ, выходы пятого, шестого,сседьмого и восьмого элементов И-НЕподключены к соответствующим входамдвенадцатого элемента И-НЕ, выходыдевятого, десятого и одиннадцатогоэлементов И"НЕ соединены с софтветствующими входами тринадцатого элемента И-НЕ, вторые входы десятого иодиннадцатого элементов И-НЕ являются соответственно первым и вторымвходами блока управления, третьимвходом которого является четвертыйвход второго элемента И-НЕ, первым,вторым и третьим выходами блокауправления являются соответственновыходы двенадцатого. тринадцатогои четвертого элементов И-НЕ, третийвход второго и первый вход пятогоэлементов И-НЕ являются соответственно первым и вторым дополнительнымивходами блока управления, третьим ичетвертым дополнительными входами которого являются соответственно третий вход восьмого и третий вход седь-,мого элементов И-НЕ. Источники информации,принятые во внимание при экспертизе 1. Патент Франции М 2110758,кл. Н 03 С 3/00, опублик.1972. 2, Авторское свидетельство СССР У й 82758, кл. С об Г 15 Л 0, 1968/41 Тираж 731 ВНИИПИ Государственного комите по делам изобретений и открыт 113035, Москва, Х, Раушская а СССРйнаб., д.4/5