Устройство для буферизации информации

/оо 11/о СО 6 О НИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬСТВУ АВТОРСИ 4(21) 4408154/24-2 (22) 11.04.88 (46) 23.04.90. Бюл (72) В.И,Юдин (53) 681.325(088. (56) Авторское св Р 1278861, кл. САвторское свид 91236491, кл. С 0 8)идетельство СССР 06 Р 13/00, 1986. етельство СССР Ь Г 13/00, 1986. ГОСУДАРСТВЕННЫЙ КОМПО ИЗОБРЕТЕНИЯМ И (ЛНПРИ ГКНТ СССР Изобретение относится к вычислительной технике и может быть использовано в качестве буферной памяти всистемах сбора и обработки информации,Цель изобретение - повышение достоверенности передачи информации ипроизводительности вычислительнойсистемы за счет аппаратной отбраковки "сбойных пачек" данных.На чертеже представлена структур-ная схема устройства.Устройство содержит блок 1 памяти,триггер 2, элемент НЕ 3, дешифратор 4,элемент 5 задержки, счетчик 6, элемент ИЛИ 7, элемент И 8, элемент ИЛИ9, элемент И 10, входы и выхопы 11-15.Устройство работает следующим образом.В исходном состоянии триггер 2 исчетчик б находятся в нулевом состо(54) УСТРОЙСТВО ДЛЯ БУФЕРИЗАЦИИИНФОРИАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства буферной памяти в системах сбора и обработки информации. Целью изобретенияявляется повышение производительности вычислительной системы за счет аппаратной отбраковки "сбойных пачекданных, Устройство содержит блок памяти, дешифратор счетчик, триггер,два элемента И, два элемента ИЛИ,элемент НЕ, элемент задержки. 1 ил. янин (цепь начальной установки не показана), выход блока 1 памяти находится в третьем состоянии, т,е. отключен,от абонента (приемника) за счет высокого уровня на выходе элемента НЕ 3.На вхоц записи-считывания блока 1 памяти с нулевого выхода триггера 2 подается высокий уровень, который настраивает блок 1 памяти на прием информации, т.е, на режим "запись",Источник информации выдает на информационный вход 11 устройства и входблока 1 памяти. первое слово данных,после чего на вход 14 синхронизациизаписи поступает первый импульс записи, Проходя через элемент ИЛИ 9, импульс записи воздействует на счетныйвход счетчика 6, формируя на адресном входе блока 1 памяти первый адрес,Мчпульс записи с выхода элемента ИЛИ9, задержанный на элементе 5 задерж 1559350ки, проходя через элемент НЕ 3, поступает на вход синхронизации блока 1 памяти, производя запись первого информационного слова в первый адрес блока. 1 памяти.После этого на вход 11 устройства поступает второе информационное слово, а на вход 1 Ш приходит второй импульс записи. Счетчик 6 модифицирует (увеличивает на единицу) адрес и по новому значению адреса приходит запись второго информационного слова и т.д.На выходе дешифратора Ш сигнал высокого уровня появляется лишь при одном определенном (нужном) значении счетчика 6, при всех остальных значениях счетчика 6 на выходе дешифратора Ш удерживается сигнал низкого 20 уровня. Если в процессе записи очередной пачки информации в тракте синхронизации записи отсутствует пропадание импульсов, то счетчик 6 досчи;,тывает до нужного значения, и на 25 выходе дешифратора Ш вырабатывается сигнал, который устанавливает триггер 2 в "1", а проходя через элемент ИЛИ 7, сбрасывает счетчик 6 в "0", Если же в процессе записи пачки информации в тракте синхронизации изза действия помех наблюдается пропадание импульсов, то по окончании записи пачки счетчик 6 не досчитывает до нужного значения, на выходе дешиф ратора Ш сохраняется низкий уровень и триггер 2 остается в состоянии "0",В режиме чтения блокируется выда-ча в устройство информационных слов (вход 11) и синхроимпульсов записи 40 (вход 1 Ш), а абонент (приемник) выдает в устройство (на вход 15) синхроимпульсы считывания. Если в процессе записи отсутствует 45 пропадание синхроимпульсов записи, то низкий уровень с первого выходе триггера 2, поступая на вход элемента И 8, запрещает прохождение через него синхроимпульсов чтения, Низкий уровень .с нулевого выхода триггера 2, поступая на вход записи- чтения блока 1 памяти, переводит его в режим "Чтение". Высокий уровень с единичного . выхода триггера 2, поступая на вход элемента И 10, разрешает прохождение синхроимпульсов считывания с входа 15 через элемент И 10 на вход элемента ИЛИ 9. С выхода элемента ИЛИ 9 синхроимпульс считывания поступает на счетный вход счетчика 6 (он сброшен и "0"), устанавливая первый адрес, и элемент 5 задержки.После установки первого адреса первый импульс считывания с выхода элемента 5 задержки через элемент НЕ 3 поступает на вход синхронизации блока 1 памяти, снимает с его выхода третье состояние и выдает информационное слово на выход 12. После этого на вход 15 поступает второй синхроимпульс считывания, проходя через элементы И 10 и ИЛИ 9, он поступает на счетчик 6, увеличивая адрес на единицу, и осуществляет считывание второго информационного слова, После того, как весь массив информационных слов выдан абоненту, на дешифраторе Ш вырабатывается импульс, устанавливающий триггер 2 в "О", Этот же импульс, проходя через элемент ИЛИ 7, устанавливает в "0" счетчик 6, Устройство готово к приему новой пачки информационных словЕсли в процессе наблюдается пропадание синхроимпульсов записи, то высокий уровень с нулевого выхода триггера 2, поступая на вход элемента И 8, разрешает прохождение через него синхроимпульсов считывания. Низ- кий уровень с единичного выхода триггера 2, поступая на вход элемента И 10, запрещает прохождение синхроимпульсов считывания с входа 15 через элемент И 10 и элемент ИЛИ 9 на вход элемента 5 задержки и счетный вход счетчика 6. Синхроимпульсы считывания с входа .15 через элемент И 8 и элемент ИЛИ 7 поступают на установочный вход счетчика 6, устанавливая его в "0". Синхроимпульсы считывания не проходят на вход синхронизации бло.ка 1 памяти, считывания информации не происходит, Синхроимпульсы считывания с выхода элемента И 8 поступают на управляющий выход 13 устройства и могут быть использованы для инди 1 кации сбойной ситуации. По окончании цикла считывания триггер 2 и счетчик 6 оказываются установленными в "0", т.е. устройство готово к приему новой пачки информационных слов. Выдачи- "сбойной пачки" информации не происходитФормула изобретенияУстройство для буферизации информации, содержащее блок памяти, триггер,Составитель Техред М. Хо естмал орректор Т.Палий Редактор И 838 Тирах 565 НИИПИ Государственного комитета 113035, Москва, писно а ям при ГКНТ СС о изобретения35, Раушская и откраб., д. Производственно-издательский комбинат патент", г.уагород, ул. Гагарина, 10 5155935 дешифратор, счетчик, элемент эадерхки, первый элемент ИЛИ, элемент НЕ, причем группа информационных входов и группа информационных выходов блока памяти образуют группы входов и выходов ус 5 тройства для подключения соответственно к группе информационных выходов источника информации и к группе .информационных входов приемника информации,10 первый вход первого элемента ИЛИ является входом устройства для подклю- чения к выходу записи источника информации, при этом выход первого элемента ИЛИ соединен со счетным входом счетчика и с входом элемента задержки, выход которого соединен с входом элемента НЕ, выход которого соединен с синхровходом блока памяти, группа адресных входов которого сое динена с группой выходов счетчика и с группой информационных входов дешифратора, выход которого соединен со счетным входом триггера, нулевой выход которого соединен с входом запи 0 6си-чтения блока памяти, о т л и ч а -.ю щ е е с я там, что, с целью повы-шения достоверности передачи информации ипроизводительности вычислительной системы, в устройство введены дваэлемента И и второй элемент ИЛИ, причем первый вход первого элемента Исоединен с первым входом второго элемента И и является входом устройствадля подключения к выходу чтения при-емника информации, выход первого элемента И соединен с первым входом второго элемента ИЛИ и является выходоминдикации сбойной ситуации устройства,при этом второй вход первого элемента И соединен с нулевым выходом триггера, единичный выход которого соединен со вторым входом второго элемента И, выход которого соединен совторыя входом первого элемента ИЛИ,выход дешифратора соединен со вторымвходом второго элемента ИЛИ, выходкоторого соединен с установочнымвходом счетчика.