Цифровой фильтр

(51)5 Н 03 Н 17/О ОПИСАНИЕ ИЭОБРЕТЕНИ А ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ адиотехв уст ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТпО иэОБРетениям и ОТКРытиямпРи Гннт сссР(71) Специальное конструкторско-технологическое бюро Физико-механическогоинститута им. Г.В, Карпенко АН УССР(57) Изобретение относится к рнике и может быть использованоройствах цифровой обработки сигналов.801555 2 2Цель изобретения - повышение точности фильтрации путем увеличения отношения С/Ш на выходе устройства. Поставленная цель достигается тем, что в цифровой фильтр, содержащий сумматор 5, блок 6 памяти и формирователь 9 синхроимпульсов, введены компаратор 2, элемент ИЛИ 3, инвертор 4 и дещтель 7 кода. Введение дополнительных блоков с соответствующими связями позволяет суммировать выходной код блока 6 не с разностным кодом, а с логической "1", что, в свою очередь, позволяет получить большее отношение С/Ш на выходе фильтра. 1 ил.Изобретение относится к радиотехнике и может быть использовано в устройствах цифровой обработки сигналов.Цель изобретения - повышение точ 5 ности фильтрации путем увеличения отношения сигнал/шум на выходе цифрового фильтра.На чертеже приведена электрическая структурная схема цифрового фильтра,Цифровой Фильтр содержит вход компаратор 2, элемент ИЛИ 3, инвертор 4, сумматор 5, блок 6 памяти, делитель 7 кода, выход 8, формирователь .9 синхроимпульсов и тактовый вход 10. 15Цифровой Фильтр при накоплении инФормации работает следующим образом.В текущий момент времени пТ входной ш-разрядный код А поступает на вход 1, а затем на первый вход компа ратора 2, на второй вход которого поступает выходной ш-разрядный код предыдущего выходного отсчета В,.Вкомпараторе 2 происходит сравненйе кодов Ад и В, При этом возможно одно из 25 трех состояний: . А , = В А ъ ВАВ . В результате сравнения на том выходе компаратора 2, который соответствует данному состоянию, устанавливается "1", а на остальных двух выходах в этот момент устанавливается "0". Стретьего выхода компаратора 2 сигнал поступает на вход инвертора 4 и второй вход элемента ИЛИ 3, на первый вход которого поступает сигнал с второго выхода компаратора2Первый выход компаратора 2 непосредственно соединен с первым управляющим входом сумматора 5, Устанавливаемая на первом или втором управляющих входах сумматора 5 "1" формирует соответственно сигнал управления на суммирование или вычитание ш-разрядного кода, поступающего на первый вход сумматора 5, с "1" или с 11 Н0 , поступающих на второй вход сум 45 матора 5. Полученный в результате алгебраического суммирования суммарный выходной код записывается в блоке 6. Задержанный на период повторения суммарный выходной код с выхода блока 6 поступает на первый вход сумматора 5 для дальнейшего суммирования с "1" ,или "0"а также на вход делителя 7 кода, в котором происходит его усреднение, В результате на выходе блока 7 55 получают ш-разрядный код Вкоторый поступает на второй вход компаратора .2 для дальнейшего сравнен.:.я с входным щ-разрядным кодом, а также на выход 8, В формирователе 9, на вход которого с тактового входа 10 поступают синхроимпульсы, формируются синхроимпульсы, которые управляют работой блоков 2, 6 и 7.При накоплении информации в работе цифрового фильтра возможны три варианта.Первый вариант. В исходном состоянии АВ поэтому в результате сравнения значений входного и выходного кодов в компараторе 2 на втором выходе должна установиться "1". На первом и, третьем выходах компаратора 2 устанавливается "0", В результате на выходе элемента ИЛИ 3 появляется "1", которая поступает на второй управляю= щий вход сумматора 5 и формирует сигнал управления для суммирования поступающего на первый вход сумматора 5 суммарного выходного кода с "1", которая подается на второй вход сумматора 5 с выхода инвертора 4. Полученная сумма задерживается в блоке 6. Задержанный на период повторения суммарный выходной код с выхода блока 6 одновременно поступает на первый входсумматора 5 для дальнейшего суммирования с "1" и на вход делителя 7 кода,в котором происходит его усреднение,В результате на выходе делителя 7кода получают ш-разрядный код, который поступает на второй вход компаратора 2 для дальнейшего сравнения свходным сигналом А и на выход 8Суммирование с "1" суммарного выходного кода, поступающего на первыйвход сумматора 5, происходит до техпор пока на наступит установившийсярежим работы цифрового фильтра, прикотором значение выходного кода В,отличается от значения входного кодаА на единицу, а отношение сигнал/шум,на выходе цифрового Фильтра максимально для данных условий работы,Второй вариант. В случае, когдазначение выходного кода В,окажетсябольшим, чем значение входного кодаА , т,е. Ас В на первом выходекомпаратора 2 устанавливается "1".На втором и третьем выходах компаратора 2 устанавливается "0". Поступление "1" на первый управляющий входсумматора 5 Формирует сигнал управления ьа вычитание "1", поступающейна второй вход сумматора 5, из значения суммарного выходного кода, постуЗаказ 561 Тираж 653 ПодписноеВНИИПИ Государственного комитета но изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", геУжгород, ул. Гагарина,101 5155582 пающего на первый его вход. Получен- . ная разность задерживается в блоке 6, а затем накопленная информация поступает одновременно на первый вход сумматора 5 для дальнейшего вычитания с "1" и на вход делителя 7 кода, в котором суммарный сигнал усредняется и поступает на выход 8. Одновременно выходной ш"разрядньп код поступает на второй вход компаратора 2, в котором сравнивается с входным ш-разрядным кодом.Когда наступает равенство сигналов, т. е, А = Вна третьем выходе компаратора 2 появляется "1", на первом и втором выходах - "0". На выходах инвертора 4 устанавливается "0", а элемента ИЛИ 3 " "1". В этом случае суммарный выходной код, поступающий с 20 выхода блока 6 на первый вход сумматора 5, суммируется с "0", На входе блока 6 появляется неизменяющийся суммарный выходной код, который задерживается в блоке 6, а затем поступает на 25 первый вход сумматора 5 и вход делилея 7 кода," с выхода которого поступает на вход компаратора 2 для сравнения с входным кодом А и на выход 8.формула изобретенияЦифровой Фильтр, содержащий формирователь синхроимпульсов, вход кото 36рого является тактовым входом боевого фильтра, н последовательно соединенные сумматор и блок памяти, выход которого соединен с первым входом сумматора, а тактовый вход блока памяти соединен с выходом формирователя синя хроимпульсов, о.,т л и ч а ю щ и й с я тем, что, с целью повышения точности фильтрации путем увеличения отношения сигнал/шум на выходе цифрового фильт.ра, введены элемент ИЛИ, инвертор, компаратор, первый вход которого является входом цифрового фильтра, первый выход компаратора соединен с первым управляющим входом сумматора, второй выход компаратора соединен через элемент ИЛИ с вторым управляющим входом сумматора, а третий выход компаратора соединен с вторым входом элемента ИЛИ и через инвертор с вторым входом сумматора, и делитель кода, вход которого соединен с выходом блока памяти а . выход является выходом цифрового фильтра и соединен с вторым вхо" дом компаратора, управляющий вход которого соединен с управляющим входом делителя кода и выходом формирователя синхроимпульсов.