Устройство для цифровой фильтрации с автоматической регулировкой усиления

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 09935 ЯО,03 Н 21/щс 3 ю.081 б 3" .,;43 Г РЕТЕНИ НИ Пи Д ВТОРСН в азл ор 11 14г атель итель 15,и груп- о сдв умно ,16 уо 1 и 2, с рупп а ум 16 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ВИДЕТЕПЬСТВУ(56) Авторское свидетельство СГГР Р 734711, кл, О 06 Г 15/34, 1978.Авторское свидетельство СССР Н 881987, кл. Н 03 Н 17/04, 1984. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ УСИЛЕНИЯ(57) Изобретение относится к цифровой обработке сигналов, в частности цифровой фильтрации, и может быть и пользовано рройствах, напримеслучайных процессния - повьппение бтавленная цель дотого, что в состдят регистр 1, сдопределения модулэлементов НЕ, коммуры 6 и 7, умножистров 9 -9 ч, груп10- 1 О ц сумма1 умматоры 13г а регистрови ножителей 1 ичных цифровых ур, для обработкиов, Цель изобретыстродействия,постигается за счев устройства вховигатель 2,блокя числа, блок 4татор 5, суммаель 8, группа репа умножителей5 4выхода знака сумматора 6 поступаетна управляющий вход коммутатора 5.Спомощью блока элементов НЕ и коммутатора 5 осуществляется умножениена -1 или на +1 сдвинутого на К разрядов в сторону младших корректирующегомножителя Г(2 Г, ,) предыдущего такта.Для того, чтобы умножить числона +1, оно должно остаться неизменным. Для того, чтобы уменьшить число на -1, необходимо знак числа поменять на противоположный, а самочисло представить в дополнительномкоде. Выход знака сумматора б управляет коммутатором 5 таким образом,что при положительном значении разницы (А-Е .,) число с выхода сдвигателя 2 через вход коммутатора 5проходит без изменений. При отрицательном значении разницы (А-Е , )это же число проходит через блокэлементов НЕ, первый вход коммутатора 5 на вход сумматора 7 уже с инверсным значением знакового разряда и в обратном коде, при этом навход переноса сумматора 7 поступаетсигнал переноса, дополняя обратныйкод на входе сумматора 7 до дополнительного. Сумматор 7 суммирует значение числа на своем первом входесо значением корректирующего множителя Г , предыдущего такта, поступающее на его вход, и определяет приэтом значение корректирующего множителя Стекущего такта,150993 Изобретение относится к цифровой обработке сигналов, в частностицифровой фильтрации, и может бытьиспользовано в различных цифровыхустройствах, например, для обработкислучайных процессов.Цель изобретения - повышение быстродействия устройства.На чертеже представлена структурная схема устройства для цифровойфильтрации с автоматической регулировкой усиления.Устройство содержит регистр 1,сдвигатель 2, блок 3 определения модуля числа, блок элементов НЕ 4,коммутатор 5, сумматоры 6 и 7, умножитель 8, группу регистров 9,-9, группу умножителей 10,-10 , сумматор11, сдвигатель 12, сумматоры 13 и 2014, умножитель 15, группу регистров16-16 ,группу умножителей 17,-17,.Устройство работает следующим образом.В исходном состоянии содержимоевсех регистров устройства равно нулю,что достигается путем подачи соответствующего сигнала на вход начальнойустановки устройства. На вход регулирования усиления устройства и входрегулирования диапазона устройстваподаны значения соответственно коэффициентов К и Р на вход сигнала порогового уровня устройства подаетсязначение А порогового уровня, Выходной сигнал устройства равен нулю,т.е. К = ц.Работа устройства начинается споступления на информационный входустройства первого счета входного 40сигнала. Поступление отсчетов входного сигнала синхронизировано сигналом, поступающим на тактовый входустройства.Сначала вычисляется значение корректирующего множителя Стекущеготакта.Сумматор 6 предназначен для определения знака разности сигнала пороГОВОГО уРОВня А и мОДуля ВЫХОДКОГОсигнала предыдущего такта Е . Модуль (абсолютная величина) выходногосигнала определяется с помощью блока 3 определения модуля числа, такимобразом, что на первый вход сумматора б поступает отрицательно значение-, 7, 1 модуля. Таким образом, сумма-,тор 6 выполняет операцию (А-Е).Знак этой разницы з 1 дМ(АЕ ,1 ) с Умножитель 8 вычисляет произведение значения входного сигнала Х на значение корректирующего множителя С, которое затем поступает на вход цифрового фильтра, в состав которого входят первая 9 -9и вторая 16,-16 группы регистров, первая 10, -10 1 и вторая 17-17 , группы умножителей, сумматоры 11, 13 и 14 и сдвигатель 12. В первом такте работы устройства второе слагаемое равно нулю, а в первом слагаемом будет отличным от нуля только произведение первого откорректированного значения входного сигнала Х , на первое значение корректирующего множителя С 1. Полученное значение выходного сигнала цифрового фильтра У , поступает на вход умножителягде умножается на значение С я образуя первое выходное значение устройства Е ,М 15 15099На этом первый такт работы устрой ства заканчивается. Во втором такте на информационный вход устройства поступает значение второго отсчета входного сигнала, значение корректирующего множителя С, предыдущего такта заносится в регистр .1 и начинается процесс вычисления текущего значения Сй а также значений Хр О Уи Е Формула изобретенияУстройство для цифровой фильтрации с автоматической регулировкой 5 усиления, содержащее первый сумматор, первый умножитель, коммутатор и блок элементов НЕ, выход которого подключен к первому информационному входу коммутатора, выход которого подклю чен к первому информационному входу первого сумматора, о т л и ч а ю - щ е е с я тем, что, с целью повьппения быстродействия, в него введены второй, третий,. четвертый и пятый 25 сумматоры, второй умножитель,первый и второй сдвигатели, блок определения модуля числа, первая группа из И регистров, вторая группа из М регистров (ИрМ - целые числа, определяю щие порядок фильтра), первая группа из И+1 умножителей, вторая группа из М. умножителей, регистр, выход которого подключен к второму информационному входу первого сумматора и информа- З 5 ционному входу первого сдвигателя,выход которого подключен к входу блока элементов НЕ и второму информационному входу коммутатора, управляющий вход которого соединен с входом пере носа первого сумматора и подключен к выходу знака второго сумматора,первый вход которого подключен к выходу блока вычисления модуля числа, выход которого подключен к выходу второго 45 умножителя, первый вход которого соединен с информационным входом регистра, первым входом первого умножителя и подключен к выходу первого сумматора, выход первого умножителя подклю чен к информационному входу первого регистра первой группы и первому входу первого умножителя первой группы,35 бвыход которого подключен к первому входу третьего сумматора, выход которого подключен к информационному входу второго сдвигателя, выход которого подключен к первому входу четвертого сумматора, выход которого подключен к информационному входу первого регистра второй группы и второму входу второго умножителя, выход которого является выходом устройства,информационным входом которого являетсяторой вход первого умножителя, выход ,а-гс (т = Г, М-Г) регистра, первой группы подключен к информационному входу (х+1)-го регистра первой группы и первому входу (д+1)-го умножителя первой группы, выход которого подключен к (1.+1)-му входу третьего сумматора, (Я+1)-й вход которого подключен к выходу (0+1)-го умножителя первой группы, первый вход которого подключен к выходу И-го регистра первой группы, выход 3-го (=1,М) .регистра второй группы подключен к информационному входу (+1)-го регистра второй группы и первому входу -го умножителя первой группы, выход которого подключен к -му входу пятого сумматора, выход которого подключен к второму входу четвертого сумматора, выход М-го регистра второй группы подключен к первому вхо,ду М-го умножителя второй группы, вторые входы 1-го (1=1 рИ) и К-го (К = 1, М) умножителей первой и второй групп являются соответственно 1-м и К-м входами задания коэфдициентов соответственно первой и второй групп устройства, входами задания усиления и диапазона которого являются управляющие входы соответственно первого и второго сдвигателей, тактовые входы регистров первой и второй групп и регистра соединены между собой и являются тактовым входом устройства, входом начальной установки которого являются соединенные между собой установочные входы регистров первой и второй групп и регистра, а второй вход второго сумматора является входом задания порогового уровня устройства.