Регистр сдвига

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 19) 11 С 19/ 1 1 д 1,; ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГАотноси(54) РЕГИСТР СД (57) Изобретени тельной технике зовано в качест ра или распреде устройствах обр мер устройствах лов при обработ ся к вычисли быть испольи можете сдвигителя и о регистьсов в нных, напри ания сигнаботки д формиро е изобр ении. Цел л оль- истинае г ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМПРИ ГКНТ СССР(71) Институт физики полупроводникСО АН СССР(72) Х.И.Кляус, И.И.Ли,Изобретение относится к вычи тельной технике и может быть ис зовано в качестве сдвигового ре ра или распределителя импульсов устройствах обработки данных (н мер, при обработке изображения)Цель изобретения - повьппение дежности устройства при увеличе его быстродействия путем соедин четырех ИДП-транзисторов по схе квазистатического триггера, вых которого является выходом ячейк сдвигового регистра, а вход кот управляется от динамического за изобретения является повышение надежности устройства при увеличенииего быстродействия. Для достиженияпоставленной цели в устройстве, содержащем в каждом разряде две последовательно соединенные ячейки из пятиМДП-транзисторов, первый и второйтранзисторы соединены по схеме динамического элемента хранения, а второйтретий, четвертый и пятый МДП-транзисторы образуют квазистатическийтриггер, вход которого управляетсяот элемента хранения, для чего затвор четвертого МДП-транзистора соединен с истоком второго МДП-транзистора, За счет квазистатического режимаработы образованного триггера, выход которого является выходом ячейкиили разрядным выходом, достигаетсяповышение надежности при работе устройства на более высокой частоте.1 3па ф лыу 1 иле нающего элемента. Использованиеквазистатического режима работы триггера как элемента хранения и передачи информации в регистре и использование регенеративного процессапереключения обеспечивают повьппениенадежности устройства при работе наболее высокой частоте,На чертеже приведена принципиальная схема регистра сдвига.Регистр сдвига содержит. в каждомразряде первую 1 и вторую 2 ячейки,каждая из которых содержит пять МДПтранзисторов 3-7, 1476535Сток первого транзистора 3 является входом 8 ячейки 1 или 2 и подключен к истоку второго транзистора 4 предыдущей ячейки 2 или 1, который является ее выходом, Исток первого5 транзистора 3 соединен с затвором второго транзистора 4, исток которого подключен к затвору четвертого б и стоку пятого 7 транзисторов, Затвор пятого транзистора 7, исток которого соединен с общей шиной 9, подключен к точке последовательного соединения третьего 5 и четвертого б транзисторов. Сток и затвор третьего 5, исток четвертого 6 и затвор первого 3 транзисторов объединены и подключены в первой 1 и второй 2 ячейках соответственно к первой 10 и второй 11 тактовым шинам, к которым подключены также стоки вторых транзисторов соответственно. во второй 2 и первой 1 ячейках,Регистр сдвига работает следующим образом, 25При подаче на вход 8 ячейки 1 единичного сигнала и возбуждении первой тактовой шины 10 через открытый первый транзистор 3 происходит заряд паразитной емкости узла накопления А. Одновременно до единичного уровня напряжения заряжается паразитная емкость узла С, Пятый транзистор 7 отпирается, и в узле предварительной установки В устанавливается нулевой35 потенциал.На втором полутакте возбуждается вторая тактевая шина 11. Через открытый второй МДП-транзистор 4 начинается заряд паразитной емкости узла В. При этом транзисторы 4-7 образуют схему квазистатического триггера, в котором под действием возрастающего напряжения в узле В начинается регенеративный процесс переключения, Емкость узла С через открывающийся четвертый транзистор б разряжается до нулевого уровня, а пятый транзистор 7 закрывается, что обеспечивает быстрый заряд до единичного уровня узла предварительной установ 50 ки В. Собственные емкости затвора . транзистора 4 обеспечивают во время действия фронта нарастания напряжения на второй тактовой шине 11 повышение напряжения и в узле накопления А.Одновременно с этим процессом осуществляется заряд емкости узла накопления А второй ячейки 2 данного разряда. Далее процесс повторяется, обеспечивая сдвиг "1" на входах 8, с которых сигнал подается, например, на ключи опроса датчиков.В предлагаемом регистре сдвига динамический запоминающий элемент на паразитной емкости узла накопления А выполняет только вспомогательную функцию, обеспечивая начальное открытие второго МДП-транзистора 4. Процесс формирования выходного сигнала в узле предварительной установки В происходит регенеративно, как в триггере с положительной обратной связью, что обеспечивает надежность процесса переключения и завершенность процесса при работе на более высоких частотах,1Формула изобретенияРегистр сдвига, содержащий в каждом разряде две ячейки, каждая из которых состоит из пяти МДП-транзисторов, сток первого является входом ячейки и подключен к истоку второго транзистора предыдущей ячейки, являющемуся выходом ячейки, исток первого транзистора соединен с затвором второго транзистора, исток которого подключен к стоку пятого транзистора, затвор которого подключен к точке последовательного соединения третьего и четвертого транзисторов, а исток - к общей шине, сток и затвор третьего, исток четвертого и затвор первого транзисторов объединены и подключены в первой и второй ячейках соответственно к первой и второй тактовым шинам, к которым подключены также стоки вторых транзисторов соответственно во второй и в первой ячейках, о т л и ч а ю щ и й с я тем, что, с целью повышения .надежности регистра сдвига при увеличении его быстродействия, затвор четвертого транзистора в каждой ячейке соединен с истоком второго транзистора.1476535 г1 оставитель В.Лементуевехред А.Кравчук Коррек авцова Редактор А.Ога Производственно-издательский комбинат Патент , г. Ужгород 1 Ул11 11л. Гагарина Заказ 2163/53 Тираж 559 НИИПИ Государственного комитета по изобретениям и 113035, Москва, 3-35, Раушская наб Подписноекрытиям при,ГКНТ ССд. 4/5