Усилитель высокочастотного сигнала

СОВ ЕТСН ИСТИЧ БЛИК(57 силиотносится к Цель изобре нелинейных ВЧ-сигнала пряжения, у2, управля ения -искаль ен шение урониУсилитель ели 1 и 5 н азовращател ержит женийдели равляе" мый атОСУДАРСТВЕННЫЙ НОМИТЕО ИЗОБРЕТЕНИЯМ И ОТНРЫТРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВ 4160532/ 11,12.86 23.02.89 Всесоюзн й инстит А.П.Лиси 621.375. Патент С 30-149, УСИЛИТЕ Бюл. У 7ый заочный электротехут связицкий и В.В.Никифоров026(088.8)ША Р 4454514,опублик. 1986,ЛЬ ВЫСОКОЧАСТОТНОГО СИ тенюатор 3, усилитель 4 мощности,сумматор б, амплитудные детекторы 7,11 и 14, ЦАП 8 и 9, АЦП 10, 12 и 15,аттенюатор 13, блоки вычитания 16, 1и 18 и блок 19 деления на два. Входной сигнал поступает через делитель1, фазовращатель 2 и аттенюатор 3на усилитель 4, где усиливается помощности и передается через делитель5 на выход устр-ва, В устр-ве осуществляется коррекция амплитуды и фазывыходного напряжения. При этом кольцо фазовой автоподатройки выполненотак, чтобы исключить паразитное влияние на работу кольца автоподстройкиамплитудной ошибки выходного напряжения устр-ва. 1 ил.Изобретение относится к усилительной технике и может быть использовано при разработке высокочастотныхусилительных трактов. 5Цель изобретения - уменьшение уровня нелинейных искажений.На чертеже представлена структурная электрическая схема усилителя.высокочастотного сигнала, 10Усилитель содержит входной делитель 1 напряжения, управляемый фазовращатель 2, управляемый аттенюатор3, усилитель 4 мощности, выходнойделитель 5 напряжения, сумматор 6, 15первый амплитудный детектор 7, первыйи второй цифроаналоговые преобразователи 8 и 9, первый аналого-цифровой преобразователь 10, второй амплитудный детектор 11, второй аналогоцифровой преобразователь 12, аттенюатор 13, третий амплитудный детектор14, третий аналого-цифровой преобразователь 15, первый, второй и третийблоки 16-18 вычитания и блок 19 деления на два,Усилитель высокочастотного сигна 1ла работает следующим образом.Входной сигнал поступает черезвходной делитель 1, управляемый фазовращатель 2 и управляемый аттенюаторЭ на усилитель 4 мощности, усиливается в нем и передается через выходнойделитель 5 на выход устройства. Коррекция амплитуды Вь 1 ходного напряжения 35устройства производится следующимобразом,Во втором и третьем амплитудныхдетекторах 11 и 14 выделяется огибающая соответственно входного и выходного напряжений. Далее выходные напряжения второго и третьего амплитудных детекторов 11 и 14 оцифровываютсяво втором и третьем аналого-цифровыхпреобразователях 12 и 15 и поступаютна вход первого блока 16 вычитания.В первом блоке 16 вычитания проходитсравнение цифровых кодов и выработкасоответствующего управляющего напряжения для коррекции выходного напря 50жения устройства, которое через второй цифроаналоговый преобразователь9 подается на вход управления управляемого аттенюатора 3.Коррекция фазы выходного напряже.55ния устройства происходит следующимобразом. В сумматоре 6 происходитвекторное суммирование частей входного и выходного сигналов устройства. Амплитуда суммарного напряжения при этом зависит как от фазовых соотноше-, ний входного и выходного напряжений устройства, так и от амплитудной ошибки выходного напряжения .Устройства. Поэтому кольцо фазовой автоподстройки выполнено таким образом, чтобы исключить паразитное влияние на работу кольца автоподстройки амплитудной ошибки выходного напряжения устройства.Для этого выходное напряжение сумматора 6 детектируется первым амплитудным детектором 7, ослабляется в 2 раза в аттенюаторе 13, оцифровыва" ется в первом аналого-цифровом преобразователе 10 и поступает на вход третьего блока 18 вычитания, На второй вход третьего блока 18 вычитания поступает цифровой код, соответствующий амплитуде входного сигнала. На выходе третьего блока вычитания формируют сигнал, пропорциональный фазовой ошибке выходного сигнала, и имеющий дополнительную составляющую, равную полсвине амплитудной ошибке выходного напряжения устройства.Эта дополнительная составляющая устраняется за счет ее вычитания во втором блоке 17 вычитания, При этом дополнительная составляющая выходного напряжения третьего блока 18 вычитания формируется из выходного напряжения первого блока 16 вычитания путем деления его выходного напряжения, заданного в цифровой форме, на 2 в блоке 1.9 деления.Выходное управляющее напряжение второго блока 17 вычитания преобразуют в аналоговую Форму в цифроаналоО говом преобразователе 9 и подают на вход уцравления управляемого Фазовращателя 2Формула изобретенияУсилитель высокочастотного сигнала, содержащий последовательно соединенные входной делитель напряжения, управляемый фазовращатель, управляемый аттенюатор, усилитель мощности, выходной делитель напряжения, сумматор и первый амплитудный детектор, первый и второй цифроаналоговые преобразователи, первый аналого-цифровой преобразователь, пбследовательно соединенные второй амплитудный детектор и второй аналого-цифровой преобСоставитель В,ЗарщиковРедактор А.Ворович Техред Л.Сердюкова Корректор М.Демчик Заказ 547/58 Тираж 879 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, 3-35, Раушская наб., д. 4/5 Производственно-издательский комбинат патент", г.ужгород, ул. Гагарина,01 3. 14607 б разователь, при этом второй выход . входного делителя напряжения соединен с вторым входом сумматора, выход первого цифроаналогового преобразо 5 вателя соединен с входом управления фаэовращателя, выход второго цифроаналогового преобразователя соединен с входом управления управляемого аттенюатора, а второй выход выходного 10 делителя напряжения образует выход усилителя высокочастотного сигнала, о т л и ч а ю щ и й с я тем, что, с целью уменьшения уровня нелинейных искажений, введены последователь но соединенные третий амплитудный детектор, третий аналого-цифровой преобразователь, первый блок вычитания, блок деления на два и второй блок вычитания, аттенюатор, включенный между выходом первого амплитудного детектора и входом первого ана" лого-циФрового преобразователя, третий блок вычитания, первый вход которого соединен с выходом второго аналого-цифрового преобразователя, второй вход - с выходом первого аналогоцифрового преобразователя, а выход -с вторым входом второго блока вычитания, причем выход второго блока вычитания соединен с входом первогоцифроаналогового преобразователя,вход второго цифроаналогового преобразователя соединен с выходом первого блока вычитания, вход третьегоамплитудного детектора соединен свторым входом сумматора, вход второго амплитудного детектора соединен спервым входом сумматора, а выход второго аналого-цифрового преобразователя соединен с вторым входом первогоблока вычитания,