Синхронный детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 2 А 3 О 3/02 СР.", ,Я/цг,О НИЕ ИЗОБРЕТЕ АВТОРС ных с гового форма ществ шифр лов с погреш рован лены нестац гов в зываю ность Цель 5, дец ИЛИ ника ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ У СВИДЕТЕЛЬСТ(57) Изобретение относится к автоматике.Цель изобретения - повышение точностидетектирования. Детектор содержит формирователь 1 опорного напряжения, ключ 2,запоминающее устр-во 3, счетчики 4 и 5,дешифраторы 6, 7 и 8, эл-т И-ИЛИ 9, эл-тИЛИО, компаратор 11, эл-т НЕ 12, источник 13 порогового напряжения и 1 К-триггер 14. При поступлении на ключ 2 входигналов, уровень которых ниже поронапряжения источника 13, запись инции в запоминающее устр-во 3 осуляется по команде, формируемой деатором 7. При детектировании сигнауровнем ниже порогового напряжения ности в определении момента формиия импульса записи, которые обусловискажениями опорного напряжения и ионарными значениями фазовых сдви. ходного и опорного сигналов. не окат существенного влияния на погрешвыходного напряжения детектора. достигается введением счетчиков 4 и шифраторов 6, 7 и 8, эл-тов И-ИЛИ 9, 10 и НЕ 12, компаратора 11, источ и 1 К-триггера 14. 2 ил.фор,чули изобретения 50 55 Изобретение относится к автоматике и может быть использовано для синхронной демодуляции амплитудно-модулированных сигналов.Цель изобретения - повышение точности детектирования.На фиг. 1 приведена структурная электрическая схема синхронного детектора; на фиг. 2 - временные диаграммы.Синхронный детектор содержит формирователь 1 опорного напряжения, ключ 2, запоминающее устройство 3, первый и второй счетчики 4 и 5, первый, второй и третий дешифраторы 6, 7 и 8, элемент И-ИЛИ 9, элемент ИЛИ 10, компаратор 11, элемент НЕ 12, источник 13 порогового напряжения 1 К-триггер 14.Синхронный детектор работает следующим образом.На формирователь 1 поступает опорное напряжение (фиг. 2 а), на выходе которого формируется сигнал импульсной формы (фиг. 2 в). На вход ключа 2 поступает входной сигнал (фиг. 2 б). Г 1 оложительные полу- волны водного сигнала фиксируются с помощью компаратора 11, на выходе которого формируется сигнал импульсной формы (фиг. 2 г). Сигнал с выхода компаратора 11 через элемент И-ИЛИ 9 поступает на вход управления работой первого счетчика 4, который начинает счет импульсов тактовой частоты, поступающей на другой вход счетчика. Выходные сигналы первого счетчика 4 поступают на первый дешифратор 6, на выходе которого формируется импульс записи, сформированный в момент максимума амплитуды несущей входного сигнала. Импульс записи воздействует на первый вход элемента ИЛИ 10, управляющий ключом 2, который коммутирует входное напряжение синхронного детектора на вход запоминающего устройства.При положительных значениях огибающей импульс записи формируется в момент времени, совпадающий с максимальным положительным значением несущей. При отрицательных значениях огибающей фаза несущей меняется на 180, и входной сигнал в этом случае находится в противофазе с опорным. В этом случае команда для формирования импульса записи поступает на вход первого счетчика 4 с выхода компаратора 11, представленная в инверсной форме (фиг. 2 д), т. е. совпадает по фазе с отриЦательной полуволной несущей входного сигнала.Информация о фазе опорного напряжения поступает с выхода формирователя 1 на управляющий вход второго счетчика 5, который начинает счет импульсов тактовой частоты, поступающей на счетный вход второго счетчика 5. В процессе счета на выходе третьего дешифратора 8 формируется импульс, поступающий на вход синхронизации 5 1 О 15 20 25 30 35 40 21 К-триггера 14 в момент времени, например, равный четверти периода опорной частоты (фиг. 2 е). На входы 1 и К 1 К-триггера 14 поступают сигналы компаратора 11, представленные соответственно в прямой и инверсной формах. При совпадении знака фаз входного сигнала и опорного напряжения по импульсу синхронизации с выхода третьего дешифратора 8 (фиг. 2 е) К-триггер 14 формирует сигнал управления (фиг. 2 з), который, воздействуя на элемент И-ИЛИ 9, подключен к входу управления первого счетчика 4 сигнала компаратора, представленный в прямой форме, т. е. совпадающий по фазе с положительным полу периодом входного сигнала. При несовпадении знака фаз входного и опорного напряжений по импульсу синхронизации 1 К-триггер 14 формирует сигнал управления (фиг. 2 и), который, воздействуя на элемент И-ИЛИ 9, подключает к входу управления первого счетчика 4 сигнал компаратара, прошедший через элемент НЕ 12 и представленный в инверсной форме, т.е. совпадающий по фазе с отрицательным полупериодом входного сигнала. В этом случае управление ключом (фиг. 2 к) осуществляется как при положительном, так и при отрицательном знаке огибающей входного сигнала.Г 1 ри входных сигналах, уровень которых ниже порогового напряжения (фиг. 26), который устанавливается источником порогового напряжения, запись информации в запоминающее устройство осуществляется по команде, формируемой на выходе второго дешифратора 7 (фиг. 2 ж). Выходной сигнал инхронного детектора представлен на фиг. 2 л.При детектировании сигналов с уровнем ниже порогового напряжения погрешности в определении момента формирования импульса записи, обусловленные искажениями опорного напряжения и нестационарными значениями фазовых сдвигов входного и опорного сигналов, не оказывают сх щественного влияния на погрешность выходного напряжения синхронного детектора. Синхронный детектор, содержащий формирователь опорного напряжения, ключ, вход которого является входом синхронного детектора, запоминаюгцее устройство, выход которого является выходом синхронного детектора, отличающийся тем, что, с целью повышения точности детектирования, в него введены два счетчика, три дешифратора, элемент И-ИЛИ, элемент ИЛИ, компаратор, элемент НЕ, источник порогового напряжения и К-триггер, причем вход синхронного детектора соединен с первым входом компаратора, второй вход которого соединен с источником порогового напряжения, а вы1406712 С.гста витед ь . КгтсвоРедактор г Ггвхан Техред И Верее Корректор Б Б гя,За каа 3203,50 Тираж 928 11 о.гисносВГИИ 11 И ГосЪдарственнгго кгчитгта СХС.Р ио дс.гм ино 01 нсини и открьи ии113035, Москва, Ж 35. Рат кислая н О,. д 4 5ронаидствснно.игдигрфическе предприятинжтрод, 111 ри кн,я. 4 ход компаратора соединен с первым входом элемента И-ИЛИ, 1-входом 1 К-триггера и входом элемента 11 Е, выход которого соединен с К-входом 1 К-триггера и четвертым входом элемента И-ИЛИ, выход которого соединен с входом управления первого счет- цика, а выходы первого счетчика соединены с входами первого дешифратора, выход которого через элемент ИЛИ соединен с управляющим входом ключа, выход которого соединен с входом запоминающего устройства, а счетные входы первого и второго счетчиков являются входом тактовой частоты синхронного детектора, причем вход управления второго счетчика соединен с выходом формирователя опорного наиряхеенн, выходы младших разрядов второго счетчика соединены с входами второго дешифратора, выход которого соединен с другим входом элемента ИЛИ, а выходы старших разрядов соединены с входами третьего дешифратора, выход которого соединен с входом синхронизации 1 К-триггера, прямой и инверсный выходы которого соединены с вторым и третьим входами элемента И-ИЛИ соответственно.