Устройство одновременного контроля п-импульсных последовательностей в реальном масштабе времени

ГО КОНТЕЛЬНОСТЕЙ входы 8 для образования.1 К-вход С-вход синхзультате пообласти такжетехнидлятельносни, Це- ичение ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ИСАНИЕ ИЗОБ 1) 4037771/24-.21(54) УСТРОЙСТВО ОДНОВРЕМЕННОРОЛЯ И-ИМПУЛЬСНЫХ ПОСЛЕДОВАТВ РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ(57) Изобретение относится крадиотехники и автоматики, ак импульсной и вычислительнойке и может быть использованоконтроля импульсных последоватей в реальном масштабе времелью изобретения является увел вероятности обнаружения коррелированных ошибок в произвольных импульсных последовательностях. Для этого вустройство дополнительно введены иэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и квазислучайный кодовый преобразователь 4.Кроме того, устройство содержит блок1 регистрации, например п-разрядныйрегистр, блок 2 синхронизации, вход3 запуска устройства, выходы 6 устройства, входы 7 для подачи импульсных последовательностей,переключения Функции преНа чертеже также показаньустановки нуля регистра,ронизации регистра. В реследовательного проведения многократного контроля импульсных последовательностей вероятность обнаруженияошибок резко повышается. 2 ил.Изобретение относится к радиотехнике и автоматике, в частности к импульсной и вычислительной технике и может быть использовано в устройствах импульсной и вычислительной тех 5 ники для контроля импульсных последовательностей в реальном масштабе времени.Цель изобретения - увеличение вероятности обнаружения коррелированных ошибок в произвольных импульсных последовательностях,На фиг. 1 изображена функциональная схема устройства; на фиг. 2. - 15 временная диаграмма, поясняющая принцип его работы.Устройство одновременного контроля и-импульсных последовательностей в реальном масштабе времени состоит 2 О из п входов для подачи импульсных последовательностей, блока регистрации, в качестве которого используется п-разрядный регистр 1, и блока 2 синхронизации, вход которого соеди нен с входом 3 запуска устройства. Кроме того, в устройство введены квазислучайный кодовый преобразователь 4 и п элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5. Квазислучайный кодовый преобразова тель выполнен в виде постоянного запоминающего устройства (ПЗУ) 4, имею." щего и + ш адресных входов, и-разрядД+Щ ных выходов и содержащего 2 и-разрядных ячеек памяти, в которых разме щены 2 массивов чисел, В каждом массиве квазислучайным образом размещены 2" и-разрядных неповторяющихся двоичных чисел (десятичном представлении это число от 0 до 2 -1). Разрядные выходы ПЗУ 4 соединены поразрядно с разрядными входами регистра 1. Входы регистра 1: К-вход установки . нулевого кода и С-вход синхронизации соединены с первым и вторым выходамиблока 2 синхронизации соответственно, предназначенными для выдачи импульсов обнуления и записи в регистр 1, Каждый из а-разрядных выходов регистра 1 соединен с выходами устройства б и через каждый из а элементов 5 О ИСКЛЮЧАЮЩЕЕ ИЛИ 5., соединен с каждым из и адресных входов квазислучайного кодового преобразователя 4, причем вторые входы и элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5 соединены с соответствующими и входами 7 для подачи импульсных последовательностей, а ш адресных входов кодового преобразователя 4 соединена с ш-входами 8 для переклю-чения функции преобразованияУстройство работает следующим образом,Предварительно на входы 8 устройства, предназначенные для переключения функции преобразования, подается ш-разрядный код, Происходит выборка одного из ш массивов случайныхчисел, размещенных в кодовом преобразователе (ПЗУ) 4. Далее на вход 3запуска блока 2 синхронизации подается импульс запуска устройства (см.временную диаграмму фиг.2), на первом выходе блока синхронизации появляется импульс установки нуля регистра (УО) и на выходах регистра 1 устанавливается нулевой код. После этого на входах и элементов ИСКЛЮЧАКЩЕЕИЛИ 5 оказываются нулевые коды, аслецовательно, и на выходах п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 оказываютсянулевые коды. Из ПЗУ 4 выбираетсякод, хранящийся по нулевому адресу.После этого устройство готово к работе. Далее с второго выхода блокасинхрони"-;ации выдаются импульсы синхронизации регистра (Г) и одновременно или с задержкой на входы 7 устройства подаются контролируемые импульсные последовательности М,.Б). Состояние устройства изменяетсяпосле прихода каждого импульса синхронизации регистра, Первый импульссинхронизации произведет запись кода, выбранного из ПЗУ 4, Этот код свыходов регистра 1 подается на своивходы п элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5и происходит сравнение .с кодовой комбинацией, определяемой состояниемна входах 7 устройства. Результатсравнения (результат операции ИСКЛЮЧАЮЩЕЕ ИЛИ) этих кодов определяет но"вый адрес ячейки ПЗУ 4, содержимоекоторой переписывается в регистр 1при поступлении следующего импульсасинхронизации, Затем опять происходит сравнение нового значения кода,полученного на выходе регистра 1,с кодовым состоянием на входах 7устройства и выбирается новое значение кода из ПЗУ 4. После окончанияконтролируемых импульсных последовательностей импульсы синхронизацииснимаются, и на выходах 6 регистра1 фиксируется кодовое состояние, за;писанное последним импульсом синхронизации. Если полученное значениеСоставитель Е.СуровТехред Л.Сердюкова орректор В, Бутяга ктор С.Патрушев Тираж 928НИИПИ Государственногопо делам изобретений и35, Москва, Ж, Раушс аказ 2237/55 Подпискомитета СССРоткрытий ая н оектная, 4 Производственно-полиграфическое предприятие, г. Ужгород,кода на выходах 6 соответствует заданному (известному заранее), то контролируемые импульсные последовательности считаются верными, если же5 значение кода на выходах 6 не совпадает с заданным, то где-то в импульсной последовательности имеется ошибка. Далее на щ-входах 8 устройства изменяют код, Происходит выборка нового массива случайных чисел, После этого проводится контроль импульсных последовательностей, В результате последовательного проведения щ-кратного контроля импульсных последовательностей вероятность обнаружения ошибок резко повышается. Формула изобретения 20Устройство одновременного контроля и-импульсных последовательностей в реальном масштабе времени, содержащее п входов для подачи импульсных последовательностей, блок регистрации 25 и блок синхронизации, вход которого соединен с входом запуска устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности обнаружения коррелированных ошибок в произвольных импульсных последовательностях, в устройство введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и квазислучай"ный кодовый преобразователь, выполненный в виде постоянного запоминающего устройства (ПЗУ), имеющегоп + щ адресных входов, и разрядныхВ 4 Ывыходов и содержащего 2 п-разрядных ячеек памяти в которых размещеИ)Эны 2 массивов чисел, в каждом массиве квазислучайным образом размещены 2 и-разрядных неповторяющихсядвоичных чисел, а блок. регистрациивыполнен в виде и-разрядного регистра, причем разрядные выходы постоянного запоминающего устройства соединены поразрядно с разрядными входамирегистра, К-вход и С-вход которогосоединены с первым и вторым выходамиблока синхронизации соответственно,а каждый из п-разрядных выходов регистра соединен с выходами устройства и через каждый иэ и элементовИСКЛЮЧАЮЩЕЕ ИЛИ соединен с каждымиз п адресных входов квазислучайногокодового преобразователя, причемвторые входы и элементов ИСКЛЮЧАКЩЕЕИЛИ соединены с соответствующимии-входами для подачи импульсных последовательностей, а щ адресных входов кодового преобразователя соединены с щ-входами для переключения функции преобразования,