Устройство фиксации импульсов

, 13 19) ЗС 320 НОМИТЕТ СССР НИЙ И ОТКРЫТ ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБРЕ С 1,г,ррц, рис. Функц альные усилическим диапа 6, с. 332,лко бол м динамидио, 19 М27,еменная фикса- динамичес- РадиотехВ.Н и др,ов с больном амплиУ 1,с. ция импуль ким диапаэ ника, 1975 уд.1.(54) УСТРОЙСТВО ФИКСАЦИИ ИМПУЛЬСОВ(57) Изобретение относится к области радиотехники, в частности, к радиоприемным и усилительным устрой.ствам, и может быть использовано врадиолокации, автоматике и другихобластях. Целью изобретения является повышение точности временной фиксации импульсов в большом диапазоне изменения амплитуд независимо отдлительности переднего фронта. Устройство содержит несколько каскадовусилителей 1-1-1-п, анализаторов2-1-2-и амплитуды, преобразователь3 позиционного кода в параллельный,параллельный регистр 4, блоки 5 и 7сравнения, сумматор 6, триггер 8,выходной регистр 9, элемент ИЛИ 10,При работе устройства в выходной регистр записывается информация о длительности импульса, а сигналы свыходов блоков 5 и 7 сравнения используктся для обнаружения фронтоввыходного импульса. При этом уменьшается ошибка фиксации временногоположения выходного импульса, поскольку ошибки практически не зависят отдлительности переднего фронта и нестабильности анализаторов амплитуд.Изобретение относится к радиотехнике, а именно к ралионриемным и усилительным устройствам и может найти применение в радиолокации, автоматике и других областях.Цель изобретения - повышение точности временной фиксации импульсов в большом диапазоне изменения амплитуд и независимо от длительности передне го фронта,На чертеже представлена структурная схема устройства Фиксации импульсов в большом динамическом диапазоне амплитуд. 15Устройство состоит из каскадов усилителя 1.1-1,п, анализаторов амплитуд 2.1-2(п+1), преобразователя 3 позиционного кода в параллельный код, 20параллельного регистра 4, первогоблока 5 сравнения, сумматора 6, второго блока 7 сравнения, триггера 8,выходного регистра 9, элемента ИЛИ10 Выходы каскадов усилителя 1 соеди 25иены с выходами анализаторов 2 амплитуд, выходы которых соединены свходами преобразователя 3 позиционного кода в параллельный код, выходкоторого соединен с первыми входами ЗОпараллельного регистра 4, первогоблока 5 сравнения и сумматора 6,второй выход которого соединен с шиной кода нижнего значения порога, авыход. соединен с первым входом вто"рого блока 7 сравнения, выход парал-,лельного регистра 4 соединен с вторыми входами блоков 5 и 7 сравнения,выход второго блока 7 сравнения соединен с первым входом триггера 8 ипервым входом элемента ИЛИ 10, выходпервого блока,5 сравнения соединенс вторыми входами КБ-триггера 8, второго регистра 9, элемента ИЛИ 10, выход элемента ИЛИ 10 соединен с вторым входом регистра 4, триггер 8 выходом соединен с первым входом второго регистра 9, счетный вход которого подключен к шине тактовой частоты, а выход второго регистра 9является выходом логического блока иустройства,Устройство работает следующим образом.55Входной сигнал усиливается и-каскадами усилителя 1,1-1.п (в случае усиления радиоимпульсов на выходе каждого каскада перед входом каждого анализатора амплитуд устанавливаются детекторы) .С выходов каскадов усилителя1,1-1,п сигнал поступает на входыанализаторов амплитуд 2. 1-2(п+1),представляющих собой компараторы.В случае превышения импульсомопределенного порога на выходе анализатора амплитуд появляется "1",на выходе остальных анализаторов амплитуд устанавливается логический"0", таким образом, при увеличенииуровня сигнала, увеличивается количество анализаторов амплитуд, навыходе которых устанавливаются логические "1", начиная с последнего.Полученный позиционный код преобразуется в двоичный код преобразователем 3 позиционного кода в двоичный код, который представляет собой постоянное запоминающее устройство, на адресный вход которого поступает. позиционный код и осуществляется выборка ячейки с соответствующимдвоична. кодом.Двоичный код с выхода преобразователя 3 позиционного кода поступаетна вход блока,. 5 сравнения и в сумматор 6, На входе блока 5 сравнениясравниваются значения двоичного кода,записанные в блоки 4 и 3, если значение двоичного кода (ДК) блока 3 больше, чем значение ДК блока 4, срабатывает блок 5 сравнения, сигнал с выхода которого обеспечивает запись ДК вблок 4 по сигналу блока 10 из блока3, установку в нулевое положение регистра 9, а триггер 8 - в положение"1".Во время действия фронта входногоимпульса значение ДК блока 3 всегдабольше значения ДК блока 4. Следовательно, блок 7 сравнения всегда включен и обеспечивает установку выходного регистра в "0", а триггер 8 -и 11оВ момент времени, когда двоичныйкод на выходах блоков 3 и 4 одинаков, что соответствует вершине входного импульса, блок 5 сравнения несрабатывает (момент Фиксации началадлительности импульса), сигнал установки на регистр 9 не поступаети в него записывается информацияо длительности входного импульса,Одновременно в сумматоре 6 происходит суммирование текущего значения ДК с кодом нижнего порога,4408 Таким образом, в выходной регистр 9 будет записана информация о длительности импульса, а сигналы с выходов блоков 5 и 7 сравнения являются устройствами обнаружения фронтов выходного импульса, при этом уменьшается ошибка фиксации временного положения выходного импульса, поскольку ошибка слабо зависит от длительности переднего фронта и нестабильности блоков анализаторов амплитуд. формула изобретения Устройство фиксации импульсов, содержащее и соединенных последовательСоставитель В. ЯкимовТехред Л.Сердюкова Редактор С. Патрушева Корректор В. Бутяга Заказ 2237/55 Тираж 928ВНИИПИ Государственного комитета СССРго делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное.Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 з139Код суммы с выхода сумматора 6поступает на первый вход второгоблока 7 сравнения, где сравниваетсяс значением кода уровня сигнала, хранящимся в параллельном регистре 4.Если значение кода суммы в блоке 6больше, чем значение кода, хранящегося в регистре 4, блок 7 сравнения не срабатывает и не влияет наработу устройства.В момент, когда значение кодасуммы в блоке 6 меньше, чем значение кода, хранящегося в регистре 4,срабатывает блок 7 сравнения, сигнал с выхода которого обеспечиваетразрешение записи информации в регистр 4 нового значения с блока 3и устанавливает триггер 8 в положение "0", тем самым запрещает:записьинформации в регистр 9,но каскадов усилителя, к выходам которых и к входной шине подключенывходы соответствующих (и+1) анализаторов амплитуды, выходами подключенных через логический блок к выходнойшине, о т л и ч а ю щ е е с я тем,что, с целью повышения точности фиксации временного положения импульса, 10 логический блок содержит преобразователь позиционного кода в двоичный,два регистра, два блока сравнения,сумматор, КБ-триггер, элемент ИЛИ,шину кода порога и шину тактовой 15 частоты, при этом адресные входыпреобразователя позиционного кода вдвоиЧный являются входами логического блока, информационные выходы егоподключены к входам параллельного ре гистра, к входу первого блока сравнения и к входу сумматора, второйвход которого соединен с шиной кодапорога, а выход - с первым входомвторого блока сравнения, второй вход 25 которого соединен с выходом параллельного регистра и вторым входом первого блока сравнения, подключенного выходом к Б-входу КБ-триггера, к установочному входу второго регистра и 30 через элемент ИЛИ к входу разрешениязаписи параллельного регистра, выходвторого блока сравнения соединен свторым входом элемента ИЛИ, с К-входом КБ-триггера, выход которого соединен с информационным входом второго регистра, счетный вход которогосоединен с шиной тактовой частоты,а выход - с выходом логического блока, являющегося выходом устройства.