Анализатор амплитуд импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК0138692 01 Я 19 ПИСАНИЕ ИЗОБРЕТЕНИ гЯЩггЪ к ЕЛЬСТ АВТОРСКОМУ СВ атике функюл. "ф З Е кОНСтру изико-мат Карпенко Анаратор , эле- фронронта, дение ктОрСкО-тЕхнОматического 8)В. М. Цовател1973, с.детель03 КАТОР ровые измер риборы М, управвходо ВОГО иип205, РиС. 3ство СССР5(22, 31.07.7АМПЛИТУД ор ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) СпециальногичЕСкОЕ бврО Фститута им. Г. В(57) Изобретение относится к автоми телемеханике и позволяет расширитьциональные возможноСти анализатарализатор содержит канальный ком па1.1, двухвходовые элементы И 4 и 10мент ИЛИ 5, формирователь 6 заднегота, формирователь 7 переднего фтриггер 8 и элемент 9 задержки, Ввепканальных ком параторов 1и канальных триггеров 2.12.и,входовых элементов И 3.1 З.пляющего элемента И 11, и+ 1-гоэлемента И 12 и образование новыхциональных связей обеспечивает многогавУЮ аМплитУДнУЮ СЕлЕКЦиЮ. 1 ИЛ.Изобретение относится к автоматике и телемеханике и касается, в частности, задачи построения специализированных амплитудно-временных анализаторов импульсных сигналов.Цель изобретения - расширение функциональных возможностей за счет обеспечения многопороговой амплитудной селекции., На чертеже представлена блок-схема анализатора,Анализатор амплитуд импульсов содержит первый канальный компаратор 1.1, пком параторов 1.2 - 1.п, п канальных риггеров 2.1 - 2.п, п- трехвходовых элеиентов И 3.1 - З.п, второй двухвходовый элемент И 4, элемент ИЛИ 5, формирователь 6 заднего фронта, формирователь 7 переднего фронта, первый триггер 8, элементзадержки, первый двухвходовый элемент10, управляющий элемент И 11, (п+1)- входовый элемент ИЛИ 12,1 О 5 20 Прямой выход каждого канального триггера 2.1 - 2.п подсоединен к одному из входов трехвходового элемента И 3.1 в .пэтого же канала. Прямой выход и-го канального триггера подключен к одному из входов второго двух входового элемента И 4, Инверсный выход каждого канального триггера 2,1 - 2.п подключен к другому входу трехвходового элемента И 3.1 - И 3.(п) предыдущего канала. Выход второго двухвходового элемента И 4 подсоединен к и-му входу (и+1) -входового элемента ИЛИ 12. Выход каждого трехвходового элемента И 3.1 - И 3. (п) подключен к соответствующему входу элемента ИЛИ 12. Выходы трехвходовых элементов И 3.1 - 3.(п) и элемента И 4 являются выходами анализатора. Выход элемента ИЛИ 12 подсоединен ко всем нулевым входам канальных триггеров 2.1 - 2.п, одному из входов элемента ИЛИ 5 и входу Сброс элемента 9 задержки. Выход элемента 9 задержки через другой вход элемента ИЛИ 5 подключен к нулевому входу первого триггера 8, прямой выход которого подсоединен к одному из входов первого элемента И 10. Другой вход первого элемента И 10 соединен с одним из 45 входов управляющего элемента И 11 и выходом формирователя 6 заднего фронта. Выход первого элемента И 10 подключен к третьим входам трехвходовых элементов И 3.1 - 3, (и) и другому входу второго двухвходового элемента И 4. Выход формиро вателя 7 переднего фронта подсоединен к единичному входу первого триггера 8 и сигнальному входу элемента 9 задержки. Инверсный выход первого триггера 8 подключен к другому входу управляющего элемента И 11, выход которого подсоединен к (п+1)-му входу элемента ИЛИ 12.Принцип работы устройства основан на сравнении длительностиимпульса, генерируемого компаратором 1,1 первого канала, с интервалом времени прохождения соответствующего импульса через элемент 9 задержки.Входная импульсная последовательность поступает на входы всех компараторов 1, уровень срабатывания которых повышается с возрастанием их номера. Под воздействием входного импульса 11, амплитуда которого превышает уровни срабатывания компараторов (для определенности, например, первых трех каналов), последние генерируют выходные сигналы, переводящие триггеры 2 первых трех каналов в единичные состояния. Хотя на вторых входах элементов И 3 первого и второго каналов появятся единичные сигналы с прямых выходов триггеров 2 этих же каналов, эти элементы останутся закрытыми нулевыми сигналами, подающимися на их первые входы с инверсных выходов триггеров 2 второго и третьего каналов соответственно. Таким образом, только на первом и втором входах элемента И 3 третьего канала установятся разрешающие единичные сигналы с выходов триггеров 2 четвертого и третьего каналов.Передний фронт выходного импульса компаратора 1.1 первого канала выделяется формирователем 7 переднего фронта устанавливает триггер 8 в единичное состояние и одновременно поступает на сигнальный вход элемента 9 задержки. Единичный сигнал триггера 8 поступает на второй вход элемента И 10, а нулевой - на второй вход управляющего элемента И 11. Формирователь 6 заднего фронта выделяет задний фронт входного импульса. Выходной сигнал формирователя 6 поступает на первые входы элементов И 10 и 11.Если длительность входного импульса меньше времени задержки элемента 9, триггер 8 не перебросится в нулевое состояние. В результате указанный задний фронт через формирователь 6, элемент И 10 и элемент И 3 третьего канала поступит на выход устройства, производя затем через элемент ИЛИ 12 установку канальных триггеров, элемента 9 задержки, а через элемент ИЛИ 5 и триггер 8 в начальное состояние.Если длительность входного импульса больше времени задержки элемента 9, то через интервал времени задержки на выходе элемента 9 задержки появится импульс И 9, который через элемент ИЛИ 5 переводит триггер 8 в начальное состояние, тем самым запрещая прохождение импульса с выхода формирователя 6 через элемент И 10 и далее на выход устройства. Г 1 о окончании импульса, входного сигнала отформированный задний фронт пройдет через элемент И 11, элемент ИЛИ 12 и пере1386922 Формула изобретения Составитель Б. ВеремейкинРедактор В. Данко Техред И. Верес Корректор И. ЭрдейиЗаказ 1220/44 Тираж 772 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 водит соответствующие канальные триггеры в исходное состояние. Анализатор ам плитуд им пульсов, содержащий первый канальный компаратор, выход которого через формирователь переднего фронта соединен с единичным выходом первого триггера и с сигнальным входом элемента задержки, а через формирователь заднего фронта - с одним из входов первого двухвходового элемента И, выход элемента задержки через один из входов элемента ИЛИ подключен к нулевому входу первого триггера, прямой выход которого соединен с другим входом первого двухвходового элемента И, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения многопороговой амплитудной селекции сигнала в него введены пканальных компараторов, и канальных триггеров, п, трехвходовых канальных элементов И, второй двухвходовый элемент И, управляющий элемент И, (и+1) -входовый элемент ИЛИ, причем соединенные вместе входы канальных компараторов образуют вход анализатора, выход каждого канального компаратора соединен с единичным входом соответствующего канального триггера, прямые выходы 5 каждого из иканального триггера соединены с одним из входов соответствующего трехвходового элемента И, прямой ыход и-го триггера соединен с одним из входов второго двухвходового элемента И, 1 О инверсный выход каждого последующегоиз и канальных триггеров соединен с вторым входом трехвходового элемента И предыдущего канала, выходы трехвходовых элементов И и выход второго двухвходового элемента И являются выходами анализатора и соединены с соответствующими входами (п+ 1-входового элемента ИЛИ, выход п+1-входового элемента ИЛИ соединен с нулевыми входами п канальных триггеров, вторым входом элемента ИЛИ и входом Сброс элемента задержки, инверсный выход первого триггера соединен с одним из входов управляющего элемента И, другой вход которого соединен с выходом формирователя заднего фронта, выход управляющего элемента И соединен с п+1-м входом п+1-входового элемента ИЛИ.