Вычислительное устройство

(д 1)4 С 06 Р САНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ С ЬСТВУ М 00 7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 972503, кл.( 06 Р 7/544, 981.Авторское свидетельство СССРВ 1200279, кл. Р 06 Р 7/49, 1983,Авторское свидетельство СССРВ 1259250, кл. 6 06 Г 7/49, 1984.Экспресс-информация, Сер. ВТ,т.11, 1976, 9 2, с.6.(57) Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке вычислительных устройств длявыполнения операций деления и вычисления цепных дробей. Целью изобретения является расширение области применения за счет обработки чисел,представленных в четвертичном избыточном коде. Поставленная цель достигается тем, что в вычислительноеустройство, содержащее блок 1 деления, сумматор 2 и мультиплексор 4,введен регистр 3 с соответствующимисвязями. 1 ил. йе)М а я Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных вычислительных устройств длявыполнения операций деления и вычисления цепных дробей.Цель изобретения - расширение области применения за счет обработкичисел, представленных в четвертичном избыточном коде,На чертеже представлена схемавычислительного устройства.Вычислительное устройство содержит блок 1 деления, сумматор 2, регистр 3, мультиплексор 4, первый 5,второй 6 и третий 7 информационныевходы устройства, тактовый вход 8устройства.Блок 1 деления выполняет деление чисел, представленных в избыточном четвертичном коде.Сумматор 2 выполняет сложениедвух чисел, представленных в избыточном четвертичном коде,Регистр 3 обычный параллельнопоследовательный регистр, в которомтри двоичных разряда, составляющие четвертичную цифру, передаются параллельно, а цифры - последовательнодруг за другом при поетуплении импульса на вход синхронизации (не показан) регистра. Общее число четвертичных разрядов регистра 3 равно(2 и,+ т - 3),где и и т - число разрядов целой и дробной частей результата соответствецно. В первом цикле. работы устроиствана вход 8 поступает нулевой сигнал,в циклах, начиная. со второго и доконца вычисления - единичный сигнал .Вычислительное устройство вычисля".ет следующую дробь: Важдое число а; представлено в двоично-четвертичном избыточном коде, т.е, используется четвертичный избыточный код, каждая цифра которого записывается в двоичном виде.Цифры четвертичного избыточного кода во вспомогательном кодировании.и их двоичный эквивалент 2 - 0,10,1-0.01, 0-0,00, в- 1.11.В основном кодировании добавляет 5ся еще две цифры 3 - 0.11 и 2 - 1.10.Так как числа, входящие в дробь,масштабированы таким образом, чточастное от деления всегда меньшеили равно единице, т.е, для дроби А1 О выполняются условия а.а+ --а4 аа +- -аи так далее, чго возможно, еслиа, б а а а 4, а, (.а Числа 20 а(.=1,2,) целые или содержатцелую часть, при выполнении описанных условий, всегда образуют правильную дробь. Поэтому сумма 25 А =а,+ ----а 7 + 1 Ф( 2 1+где А; - частичная цепная дробь,имеет и целых разрядов и ш дробных.Целые разряды берутся иэ целойчасти а;, а дробные образуются каксумма дробной части а, и частногоот деления а; на А,На первом цикле работы устройства число а с входа 7 устройства разряд за разрядом, .начиная со старшего, поступает на вход слагаемого сумматора 2, где целая часть числа а как это описано, суммируется с нулем с выхода блока 1 деления и без изменения поступает в регистр 3. После прохождения (и)-х разря дов числа а 6 с входа 7 устройствачисло а 7 с входа 6 устройства разряд за разрядом, начиная со старшего, поступает на вход делителя блока 1 деления. Число ав с входа 5 50 устройства разряд за разрядом, начиная со старшего, поступает через мультиплексор 4 на вход делителя блока 1 деления. Начинается процесс деления двух последовательных чисел, 55 начиная со старших разрядов, Последвух тактов на выходе блока 1 деления появляется старший разряд частного и поступает на вход первого слагаемого сумматора 2, на вход втоЗаказ 1297/47 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Производственцо-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 рого слагаемого которого поступаетразряд того же веса числа а, с входа 7 устройства. Происходит суммирование этих и последующих разрядов,через щ тактов формирование новогознаменателя А, заканчивается, В следующем цикле работы устройства навход 8 устройства подается единичныйсигнал, вследствие чего через мультиплексор 4 на вход делителя блока1 деления поступает значение А, свыхода регистра 3. На входы 6 и 7устройства подаются соответственнозначения а и а. Работа устройства во втором цикле и последующиханалогична работе в первом цикле. Предлагаемое вычислительное устройство позволяет реализовать, наряду с операцией деления, операции деления с накоплением результата, деления нескольких чисел друг на друга и вычисление цепных дробей при соответствующем поступлении операндов на входы 5 - 7 устройства. Формула изобретенияВычислительное устройство, содержащее блок деления, сумматор, мультиплексор, причем первый информационный вход устройства соединен с первым информационным входом мультиплексора, выход которого соединен с входом делителя блока деления, вход делимого которого соединен с вторыминформационным входом устройства,тактовый вход которого соединен суправляющим входом мультиплексора,о т л и ч а ю щ е е с я тем, что,с целью расширения области применения за счет обработки чисел, представленных в четвертичном избыточномкоде, оно содержит регистр, причемвыход блока деления соединен свходом первого слагаемого сумматора,выход которого соединен с входом ре-.гистра, выход которого соединен свторым информационным входом мультиплексора, третий информационный входустройства соединен с входом второгослагаемого сумматора,