Устройство тактовой синхронизации

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНРЕСПУБЛИН 1 4 Н 04 1. 7/02 ИСА ЗОБРЕТТЕЛЬСТВУ КОМУ С А д л ХРОНИЗАя к импульвремя вхожтво со 8 ГОСУДАРСТВЕННЫЙ КОМИТЕТ .СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относитсной технике и уменьшаетдения в синхронизм, Устр ЯО, 13762 ержит задающий генератор 1, управяемый делитель 2 частоты, делитель 3 частоты на два, умножители 4 и 5, цифровой частотный дискриминатор 6, делитель 7 частоты, регистр 8 сдвига, мажоритарный блок 9. Эффективность устройства проявляется при высоком уровне помех в канале связи что осуществляется за счет внутри- импульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на каждом такте делителя 2, 2 ил, 1 1376256 2Изобретение относится к импульсцой технике в части передачи и приема дискретных сообщений, предназначено для подстройки Фазы тактовых им 5 пульсов по кодовым информационным посылкам,поступающим на вход устройства иэ канала связи, и может быть применено в системах с жестко установленной длительностью кодовых по сылок, равной, периоду следования тактовых импульсов.Цель изобретения - уменьшение времени вхождения в синхронизм.На фиг.1 представлена структур ная электрическая схема устройства тактовой синхронизации; на Фиг,2 временные диаграммы работы устройства.Устройство тактовой синхронизации 20 содержит задающий генаратор 1, управляемый делитель 2 частоты, делитель 3 частоты на два, первый и второй умножители 4 и 5, цифровой частотный дискриминатор 6, делитель 7 25 частоты, регистр 8 сдвига и мажоритарный блок 9.Устройство тактовой синхронизации работает следующим образом,Частота импульсов задающего гене ратора 1 делится в управляемом делителе 2 частоты,на выходе которого при этом Формируются тактовые импульсы (фиг.2 ж и л), которМе поступают ца вход делителя 3 частоты на два и на вход мажоритарного блока 9. Целитель 3 частоты на два Формирует сигналы (фиг,2 з и м), На вход устройства из канала связи поступает входной сигнал (б) представляющий 40 собой смесь кодовой посылки и помехи. Кодовая посылка (фиг.2 а) в канале связи имеет одно из двух возможных значений "0" и "1", Частота управляемого делителя 2 выбрана в 45 четыре раза выше, чем частота поступления кодовых посылок, Вначальныймомент Фронты изменения кодовой посылки (фиг,2 б) в канале связи обьгчно не совпадают с тактовыми импульсами (Фиг.2 л) и имеют некоторое случайное смещение фазы. Входной сигнал (Фиг.2 б) поступает на вход цифрового частотного дискриминатора 6, который производит счет, Если за интервал счета, устанавливаемый коэффициентом счета делителя 7, время существования сигнала "1" на входе устройства больше времени существования сигналов "0", то ца выхс де цифрового частотного дискриминатора 6 Формируется "1" в противном случае 0Последовательность ггьгпульсов сдвига (Фиг2 в и г) поступает с выхода цифрового частотного дискриминатора 6 на вход регистра 8, к параллельным выходам которого подключены инФормационные входы мажоритарного блока 9, который выдает сигнал (фиг.2 д) в момент полного заполнения входнь 1 м сигналом (фиг.2 б) регистра 8. Мажоритарный блок 9 позволяет с определенной степенью вероятности восста- Гнавить Форму исходного сигнала (Фиг.2 а). Если сигнал (Фиг,2 е) совпадает с сигналом (Фиг.2 ж), то на входы умножителей 4 и 5 импульсный сигнал не поступает. Коэффициент счета управляемого делителя 2 не изменяется (Фиг.2 к и е, ж и з), что соответствует совпадению Фаз входного сигнала и тактовой последовательности управляемого делителя 2.Если сигнал (Фиг,2 е) попадает в промежутке между импульсами (фиг.2 л) и в зависимости от состояния делителя 3 частоты ца два срабатывает умцожитель 4 или умножитель 5. Это приводит к уменьшению (Фиг.2 м и н) или увеличению коэффициента счета управляемого делителя 2 на время,равное периоду управляемого делителя 2, в результате чего производится один элементарный шаг подстройки фазы управляемого делителя 2.Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет вцутриимпульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на каждомтакте управляемого делителя 2Формула изобретенияУстройство тактовой синхронизации, содержащее последовательно соединенные задающий генератор и управляемый делитель частоты, выход которого является выходом устройства тактовой синхронизации, делитель частоты на два и первый и второй умножители, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, введены цифровой частотный дискриминатор, де1376256 3 пЯ распуостр Составитель И.Грацианскаяактор Н.Яцола Техред Л.Олийньпс Корректор О.Кравцов Тираж ббОВНИИЛИ Государственнпо делам изобретени035, Москва, Ж, Р Заказ 798 5 Лодписго комитета СССРи открытийушская наб., д.4/5 н оизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 литель частоты, регистр сдвига и мажоритарный блок, выход которого соединен с первыми входами первого и второго умножителей, к вторым входам5 которых через делитель частоты на два подключенвыход управляемого делителя частоты, соединенный с первым входом мажоритарного блока, к второму и третьему входам которого подключены соответствующие выходы регистра сдвига, к первому и второму входам которого подключены соответственно выходы делителя частоты и цифроного частотного дискриминатора, куправляющему входу которого подключен выход делителя частоты, сигнальный вход цифрового частотногодискриминатора является сигнальнымвходом устройства тактовой синхронизации, а счетный вход подключен ксчетному входу делителя частоты ик выходу задающего генератора, приэтом к первому и второму управляющимвходам управляемого делителя частотыподключены выходы первого и второгоумножителей.