Цифроаналоговый преобразователь

1 13671Изобретение относится к измерительной технике и может быть использовано при построении прецизионныхцифроаналоговых преобразователейа также в различного рода контрольно-измерительной аппаратуре.Цель изобретения - повышение точности преобразования,На чертеже представлена Функциональная схема предлагаемого преобразователя,Преобразователь содержит источ-.ник 1 опорного напряжения, и-разрядный 2, первый 3 и второй 4 ш-разрядные кодоуправляемые делители, выполненные на резистивных матрицах 5 -7 типа 2-2 В и переключателях 810, вычитающий усилитель 11, масштабирующий элемент 12, выполненный 20на резисторе, выходной усилитель 13с элементом 14 обратной связи, выполненным на резисторе, первую 15и вторую 15 входные шины, выходнуюшину 16. 25(4) Полученное напряжение поправки подается на неинвертирующий вход выходного усилителя 13, и таким образомкомпенсируется погрешность, описываемая третьим членом выражения (3).С помощью делителя 4 осуществля- ЗБ ется весовое сукчирование потенциалов Е на входах матрицы 5. Переключатели .10 управляются входным кодомАь-в.А;юА. Они подключают входы матрицы 7 то к потенциа-.40лу Е , то к потенциалам Е;, Следоваофтельно, напряжение на выходе делителя 4 равно ч;= Е А Вычитая из полученного напряжения выходное напряжение источника 1 при помощи усилителя 11, выходное напряжение последнего определяем следую 50 щим выражением Напряжение поправки, подаваемое55 через масштабирующий элемент 12 нанеинвертирующий вход выходного уситлителя, компенсирует погрешность,описываемую вторым членом выражения(3). Преобразователь работает следующим образом,Переключатели 8 подсоединяют входы резистивной матрицы 5 то к выходу источника 1 опорного напряжения, то к шине нулевого потенциала в зависимости от управляющего кода 1 А уфр А., А ) на шине 15 где А б 0,1, Выходное напряжение преобразователя Формируется на выходе усилителя 13 (шина 16). В случае идеальных переключателей потенциалыЯ на входах матрицы должны быть равны где Ео - выходное напряжение источника. Вследствие остаточных параметровпереключателей реальные потенциалыотличны от нуля и Е определяютсявыражением Ч, = Е;А; + еоА (2)гдеА; = 1-Ао 4Е; Е,- е; е; и е - падениянапряжения на замкнутыхключах соответственно приА, = 0 и при А; = 1.При этом выходное напряжение основного делителя 2 можно записать следующим образом: ь ьЕ А;КЬ - , е А;К +ъ+, е А;КЬ (3)а 1где К . = 2 /2 - весовой коэфЬфициент -го разряда;и - число разрядов кода.Второй и третий члены этого выражения определяют погрешность от остаточных параметров переключателей, которая в предлагаемом преобразова-. теле исключается следующим образом, С помощью делителя 3 осуществляется весовое суммирование потенциалов е, на входах матрицы 5. Управление переключателями 9 осуществляется инверсным входным кодом АА;, , Ана шине 15При этом входы матрицы 6 подключаются то к нулевому потенциалу, то к потенциаолам е, Следовательно, напряжение на выходе делителя 3 равно Н0 = 3 - Е= -, е,АКь3 13671Следовательно, выходное напряжение преобразователя равновеых Ео К . - А 1 К ъ Ф5 Во где В,20 В,ВНИИПИ Заказ 6850/55 Тираж 928 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 где К - коэффициент усиления выходного усилителя.Включение масштабирующего элемента 12, выполненного на резисторе, между выходом усилителя 11 и неинвертирующим входом выходного усилителя 13 предназначено дтя обеспечения одинакового (единичного) коэффициента усиления усилителя,13 от всех источников сигнала. При этом необхо 15 димо, чтобыГ сопротивление резистора обратной связи усилителя 13;- выходное сопротивление делителя 2;- выходное сопротивление делителя 3;- сопротивление масштабирующего элемента. формула изобретенияЗО Цифроаналоговый преобразователь, содержащий и-разрядный и первый шразрядный кодоуправляемые делителя, где п - число разрядов преобразователя, ш - число его старших разрядов, каждый из которых выполнен на резистивной матрице типа ВВ и переключателях, выходы которых соединены с соответствующими разрядными входами 4 О резистивной матрицы, первые информационные входы переключателей объединенные между собой и сдополнитель.ным входом резистивной матрицы и соединены с первым выходом источника 45 опорного напряжения, подключенного к шине нулевого потенциала, вторые информационные входы переключателей первого ш-разрядного кодоуправляемого делителя соединены с соответствую щими информационными входами второго ш-разрядного кодоуправляемого делителя и подключены к выходам переклю 594чателей п 1 старших разрядов и-разрядного кодоуправляемого делителя, выход резистивной матрицы которого и выход резистивной матрицы первого ш-разрядного кодоуправляемого делителя соединены с инвертирующим и неинвертирующим входами выходного усилителя соответственно, выход которого соединен с его инвертирующим входом через элемент обратной связи, выполненный на первом резисторе, и является выходной шиной преобразователя, управляющие входы и-разрядного кодоулравляемого делителя являются первой входной шиной, а каждый иэ управляющих входов его п 1 старших разрядов соединен с соответствующим управляющим входом второго ш-разрядного кодоуправляемого делителя, управляющие входы переключателей первого шразрядного кодоуправляемого делителя являются второй входной шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, в него введены вычитающий усилитель и масштабирующий элемент, выполненный на втором резисторе, а второй ш-разрядный кодоуправляемый делитель выполнен на реэистивной матрице типа ВВ и переключателях, причем управляющие и первые информационные входы переключателей являются соответственно управляющими и информационными входами второго ш-разрядного кодоуправляемого делителя, вторые информационные входы переключателей объединены между собой и с дополнительным 1входом резистивной матрицы, с вторыми информационными входами переключателей и-разрядного кодоуправляемого делителя и с инвертирующим входом вычитающего усилителя и соединены с вторыми выходом источника опорного напряжения, а выходы переключателей второго ш-разрядного кодоуправляемого делителя соединены с соответствующими разрядными входами реэис тивной матрицы, выход которой соединен с неинвертирующим входом вычитаю- щего усилителя, выход которого соединен через второй резистор с неинвертирующим входом выходного усилителя,