Микромощный логический инвертор

(57) Иэобресной техник РТО пулььзоско- Изобвано в кач го элемент ретение обециональных тва путем У ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Игумнов Д,ВТранзисторы в микроветское радио, 1978АвторскоесвидеВ 1320896, кл. Н 03 ОЩНЫй ЛОГИЧЕСКИЙ ИНтение относится к име и может быть исполстве базового логичцифровых микросхемспечивает расширенивозможностей устройсщепления управлявщих входов. Устройство содержит транзисторы 1-4 первого типа проводимости, транзисторы 5-8 второго типапроводимости, входы 9-12, выходы 13и 14, шину 15 питания. Инвертор может быть изготовлен методом планарной полупроводниковой технологииили тонкопленочной технологии. Топология изготовления транзисторов гребенчатая. Геометрические размерытранзисторов 2,4 и 6,8 могут бытьравны друг другу и отличаться приразличных концентрациях легирувщихпримесей в полупроводнике областейбазы. Размеры транзисторов 1,3 и 5,7 могут быть в пять - десять разменьше размеров транзисторов 2,4 и6,8, поскольку через них протекаютзначительно меньшие токи. 1 ил.1 1Изобретение относится к импульсной технике и может быть использовано в качестве базового логическогоэлемента цифровых микросхем.Цель изобретения - расширениефункциональных возможностей путемобеспечения расщепления управляющихвходовНа чертеже приведена принципиальная схема микромощного логическогоинвертора.Микромощный логический инверторсодержит первый 1, второй 2, пятый3 и шестой 4 транзисторы первого типа проводимости, третий 5, четвертый 6, седьмой 7 и восьмой 8 транзисторы второго типа проводимости, базы транзисторов 1,3,5 и 7 соединенысоответственно с первым 9, вторым10,третьим 11 и четвертым 12 входами, коллекторы транзисторов 2,3 и 5соединены с первым выходом 13, коллекторы транзисторов 1,6 и 7 соединены с вторым выходом 14, эмиттерытранзисторов 1,3,5 и 7 соединены сбазами соответственно транзисторов2,4,6 и 8, коллекторы транзисторов4 и 8 подключены соответственно кбазам транзисторов 1 и 5, эмиттерытранзисторов 2 и 4 соединены с общейшиной, а эмиттеры транзисторов 6 и 8подключены к шине 15 питания,Микромощный логический инверторработает следующим образом.Рассмотрим вначале упрощенный режим работы предлагаемого устройствас закрытыми транзисторами 3,4,7,8,что обеспечивается подачей уровнейлогического О на вход 10 и логической 1 на вход 12 устройстваВ статическом режиме работы здесь возможны два логические состояния инвертора (приемлемые для работы), зависящие от величины входных уровней напряжения, При поступлении уровней логического О на входы 9 и 11 транзисторы 1 и 2 закрыты, а транзисторы 5и 6 открыты. Тогда на выходе 14 устройства присутствует высокий уровеньнапряжения логической 1, причем поэтому выходу это состояние обеспечивается током, протекающим черезтранзистор 6. На выходе 13 также высокий уровень напряжения логической1, несколько меньший по величине,чем первый, причем это состояние поданному выходу током не обеспечивается, поскольку через транзистор 53653522 5 10 1 Г 20 25 30 35 40 45 50 55 при котором эти транзисторы еще работают на экспоненциальном участке ВАХ.Расширение функциональных возможностей инвертора обеспечивается протекает ток, значительно меньший, чем у транзистора 6, Здесь необходимо отметить, что вход 9 в этом состоянии нет необходимости обеспечивать током, в то время как вход 11 должен быть обеспечен определенным значением (хотя и очень малым) входного тока, чтобы обеспечить открытое состояние транзисторов 5 и 6.При поступлении уровня логической 1 на входы 9 и 11 устройства транзисторы 6 и 5 закрываются. Тогда на выходе 13 устройства будет низкий уровень напряжения логического О, обеспеченный током открытого транзистора 4, а на выходе 14 также будет низкий уровень напряжения логического О, несколько высший первого и уже не обеспеченный током, поскольку ток коллектора транзистора 1 значительно меньше, чем ток коллектора транзистора 2 В этом состоянии по входу 11 нет необходимости в обеспечении его током, .в то время как по входу 9 такое обеспечение необходимо для нормальной работы транзисторов 1 и 2.Таким образом, в предлагаемом устройстве реализована функция расщепления входов и выходов по их обеспеченности токами для различных логических уровней напряжений. Так, например, к выходу 14 необходимо под. ключать базу транзистора первого типа проводймости, а к выходу 13- базу транзистора второго типа проводимости. Аналогичным образом вход 9 должен быть подключен к коллектору транзистора второго типа проводимости, чтобы обеспечить их надежное отпирание.В режиме переключения с одного логического состояния в другое исключена ситуация прохождения сквозного тока через открытые транзисторы 2 и 6. К напряжении питания Ь прикладываемого к шине 15, предъяв-.: ляется одно требование, чтобы оно не превышало суммарную величину пороговых напряжений Б транзисторов 1,2 и 5,6:65352 Составитель А.ЯновТехред Л.Сердюкова Корректор В.Бутяга Редактор Н.Лазаренко Заказ 6657/56 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 з 13 транзисторами 3,4,7 и 8, которые мо-, гут запретить изменение выходных состояний транзисторов 2 и 6. Так, например, при открытых транзисторах 1 и 2 подача высокого уровня логиче" ской 1 на вход 10 запирает эти транзисторы, поскольку вход 9 закорачивается на общую шину малым сопротивлением открытого транзистора 4Аналогично при открытых транзисторах 5 и 6 подача низкого уровня логической 1, на вход 12 обеспечивает надежное запирание транзисторов 5 и 6, поскольку вход 11 подключается тогда через малое сопротивление открытого транзистора 8 к шине 15 питания. Транзисторы 3,4 и 7,8 попарно включены по схеме Дарлингтона, причем их коллекторы соединены таким образом, чтобы обеспечить минимальное потребление энергии от источника питания. Для нормальной работы устройства необходимо обеспечить, чтобы сопротивление открытых транзисторов 4 и 8 было значительно меньше, чем выходное сопротивление управляющих цепей.Данный инвертор предназначен для изготовления по планарной полупроводниковой технологии или тонкопленочной технологии. Топология изготовления транзисторов - гребенчатая. Геометрические размеры транзисторов 2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирующих примесей в . полупроводнике областей баз, В то же время геометрические размеры тран" зисторов 1,3 и 5,7, очевидно, могут быть в 5-10 раз меньше по отношению к транзисторам 2,4 и 6,8, поскольку протекающие через них токи значитель.но меньше. Формула изобретения5 Микромощный логический инвертор,содержащий первый и второй транзисторы первого типа проводимости, база первого транзистора соединена спервым входом, эмиттер - с базойвторого транзистора, эмиттер которого соединен с общей шиной, коллектор - с первым выходом и коллекто 1 б ром третьего транзистора второго типа проводимости, эмиттер которогоподключен к базе четвертого транзистора второго типа проводимости,эмиттер которого соединен с шиной 20 питания, а коллектор подключен квторому выходу и коллектору первоготранзистора, о т л и ч а ю щ и й с ятем, что, с целью расширения функциональных возможностей, в него до" 25 полнительно введены три входа, пятый и шестой транзисторы первого типа проводимости, седьмой и восьмойтранзисторы второго типа проводимости, база пятого транзистора соедиЗ 0 нека с вторым входом, коллектор - спервым выходом, а эмиттер - с базойшестого транзистора, эмиттер кото.рого соединен с общей шиной, а коллектор - с первым входом, базатретьего транзистора соединена стретьим входом, база седьмого транзистора соединена с четвертым входом, коллектор - с вторым выходом,1а эмиттер - с базой восьмого тран О зистора, коллектор которого соеди-,нен с третьим входом, а эмиттер подключен к шине питания.