Преобразователь частоты в код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4 Н 03 М 1/ УДАРСТВЕННЫЙ КОМИТЕТ ССДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗОБРЕТЕНИЯ ески ровыеми. Л,:9-2.ССР1983. т ге- правА ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к областиимпульсной техники и может быть использовано для сопряжения цифровыхвычислительных машин с объектами управления, частотными датчиками в системах моделирования и управления,Цель изобретения - расширение областииспользования преобразователя за счетувеличения диапазона преобразуемыхчастот. Преобразователь содержинератор 1 тактовых импульсов, у,.ЯО 1356207 А 1 ляемый делитель 2 частоты, распределитель 3 импульсов, блоки 4, 5 синхронизации, элемент И 6, выходную шину 7 готовности, входную информационную шину 8, управляемый элемент 9 задержки, реверсивный счетчик 10, КБ- триггер 11, элемент ИЛИ 12, элемент И 13, регистр 14 сдвига, выходную шину 15 мантиссы кода, входную шину 16 сброса, шифратор 17 и выходную шину 18 порядка кода. В преобразователе на основе непрерывного анализа состояния реверсивного счетчика перестраивается управляемый элемент задержки, задающий интервал преобразо. вания таким образом, чтобы в реверсивном счетчике заполнялось максимальное число разрядов при меньшем числе переполнений, что позволяет увеличить максимальную частоту преобразования без снижения точности, причем возможность считывания мантиссы и порядка выходного кода определяется сигналом готовности, вырабатываемым после окончания переходных процессов преобразования. 1 ил.113562Изобретение относится к импульснойтехнике и может быть использованодля сопряжения цифровых вычислительных машин с объектами управления,частотными датчиками в системах мо 5делирования и управления.Цель изобретения - расширение области использования за счет увеличения диапазона преобразуемых частот.Преобразователь содержит генератор 1 тактовых импульсов, управляемый делитель 2 частоты, распределитель 3 импульсов, блоки 4 и 5 синхронизации, элемент И 6, выходнуюшину 7 готовности, входную информационную шину 8, управляемый элемент9 задержки, реверсивный счетчик 10,КЯ-триггер 11, элемент ИЛИ 12, элемент И 13, регистр 14 сдвига, выходную шину 15 мантиссы кода, входнуюшину 16 сброса, шифратор 17 и выходную шину 18 порядка кода,Преобразователь работает следующим образом, 25Перед началом работы преобразователь устанавливается в исходное состояние подачей по шине 16 сигнала"Сброс". При этом через элемент ИЛИ12 устанавливается в ноль триггер 11, ЗОсчетчик 10, элемент 9 задержки и всеразряды регистра 14, кроме среднего.По шине 8 на второй вход первогоблока 4 синхронизации и информационный вход элемента 9 задержки поступают импульсы входной частоты, Блоки4 и 5 синхронизируют и разносят вовремени моменты поступления импульсоввходной частоты на суммирующий и вычитающий входы счетчика 10. На сум 40мирующий вход счетчика 10 импульсыначинают поступать сразу после подачивходной частоты по шине 8, а на вычитающий вход - спустя время, определяемое задержкой элемента 9, Первымимпульсом с выхода блока 5 устанав 45ливается в единицу триггер 11, нулевой потенциал с инверсного выходакоторого открывает элемент И 13, асигналом с прямого выхода открывается элемент И 6, За время, прошедшеемежду появлением первых импульсов насуммирующем и вычитающем входах счетчика 10, в счетчике накопится число,прямо пропорциональное значениювходной частоты. При неизменной входной частоте на шине 8 код в счетчикебудет также неизменным с точностьюдо младшего разряда. Это объясняется 07 2поочередным поступлением импульсов на вычитающий и суммирующий входы счетчика 10, При изменении входной частоты пропорционально измейится содержимое счетчика 10 эа счетинерционности управляемого элемента задержки, Начальное значение задержки определяется частотой импульсов, поступающих с выхода делителя 2 частоты. При этом коэффициент деления определяется кодом, хранимым в регистре 14. Указанное справедливо при отсутствии переполнения счетчика 10 и при наличии хотя бы одного из ш старших установленного в единицу разряда счетчика, т.е. первая значащая цифра отлична от нуля. При переполнении счетчика 10 на его выходе появляется сигнал, который через элемент ИЛИ 12 сбрасывает триггер 11, обнуляет счетчик 10, элемент задержки и сдвигает содержимое регистра 14 на ш разрядов вправо (в сторону младших разрядов). При этом коэффициент деления делителя 2 частоты уменьшается в К= 2 раз, а частота импульсов на управляющем входе элемента 9 задержки увеличивается в К раз. Преобразователь продолжает работать так, как после подачи сигнала "Сброс" по шине 16. Такой итерационный процесс продолжается до тех пор, пока старший разряд счетчика не станет равным нулю. При этом сигнал "Готовность" на шине 7 еще не появляется. Если в результате счета импульсов входной частоты первая значащая цифра (ш разряды) равна нулю, то срабатывает элемент И 13, анализирующий равенство нулю ш разрядов счетчика 10, Через элемент ИЛИ 12 сбрасывается триггер 11, счетчик 10, обнуляется цифровая линия 9 задержки и производится сдвиг содержимого регистра 14 на ш разрядов влево (в сторону старших разрядов), При этом коэффициент деления делителя 2 частоты увеличивается в К раз, частота импульсов на управляющем входе цифровой линии 9 задержки уменьшается в К раз, следовательно, в К раз увеличивается величина задержки.Такой процесс продолжается до тех пор, пока первая значащая цифра не станет отличной от нуля.Мантисса кода снимается с шины 15, а код порядка - с выхода шифратора 17 в ниде дополнительного двоичного кода. Сигналом об окончании преобра20 Рг1 р= (2 -1) ----- 1,Рмтк где и - разрядность мантиссы входногокода, бит,Р - разрядность порядка выходного кода, бит;Г - частота импульсов генератора1, Гц. формула изобретения З 0 Составитель З,МоисеенкоТехред А.Кравчук Корректор А.Обручар Редактор А,Лежнина Заказ 58 11/54 Тираж 900 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, .4 313562 зования и возможности считывания кода является сигнал "Готовность" на шине 7, который выдается после окончания всех переходных процессов в преобразователе по импульсу с третьего выхода распределителя 3 импульсов при наличии на первом входе элемента И 6 единичного сигнала с выхода триггера 11.10Для обеспечения заданной точности преобразования частота импульсов на выходах распределителя 3 импульсовГ2 Рилакс фгде Р, - максимальное значениевходноч частоты на шине 8.Разрядность управляемого элемента 9 задержки определяется выражением: Преобразователь частоты в код, содержащий реверсивный счетчик, распределитель импульсов, первый и второй выходы которого соединены с первыми35 входами первого и второго блоков синхронизации соответственно, а вход соединен с выходом генератора тактовых импульсов, второй вход второго блока синхронизации соединен с выхо дом элемента задержки, элемент ИЛИ и два элемента И, о т л и ч а ю щ и йс я тем, что, с целью расширения области использования эа счет увеличения диапазона преобразуемых частот, в него введены управляемый делитель частоты, регистр сдвига, шифратор и КБ-триггер, а элемент задержки выполнен управляемым, причем и информаци- . онных выходов реверсивного счетчика 074являются выходной шиной мантиссы кода (где и - разрядность мантиссы выходного кода), выход переполнения соединен с первым инверсным входом первого элемента И, первым входом элемента ИЛИ и входом сдвига вправо регистра сдвига, суммирующий и вычитающий входы реверсивного счетчика соединены с выходами первого и второго блоков синхронизации соответственно, установочный вход объединен с К-входом КБ-триггера и установочным входом управляемого элемента задержки и соединен с выходом элемента ИЛИ, информационный вход управляемого элемента. задержки объединен с вторым входом первого блока синхронизации и является входной информационной шиной, а управляющие входы соединены с соответствующими выходами управляемого делителя частоты, информационный вход которого соединен с выходом генератора тактовых импульсов, а управляющие входы объединены с соответствующими входами шифратора и соединены с соответствующими выходами регистра сдвига, установочный вход которого объединен с вторым входом элемента ИЛИ и является входной шиной сброса преобразователя, а вход сдвига влево объединен с третьим входом элемента ИЛИ и соединен с выходом первого элемента И, вторые инверсные входы которого соединены с ш выходами старших разрядов из и информационных выходов реверсивного счетчика (ш = 1 оя К, где К - основание используемой системы счисления), а третий инверсный вход соединен с инверсным выходом КБ-триггера, Б- вход которого соединен с выходом второго блока синхронизации, а прямой выход соединен с первым входом второго элемента И, второй вход которого соединен с третьим выходом распре,делителя импульсов, а выход является ;,выходной шиной готовности преобразо,вателя, выходы шифратора являются выходной шиной порядка кода.