Устройство фазирования импульсов

(56) Авторское свР 978376, кл. Н 0 9 34и А.Е.Кальной88,8)детельство СССЕ 7/02, 1980. СУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИ(54) УСТРОЙСТВО ФАЗИРОВАНИЯ ИМПУЛЬСО(57) Изобретение относится к электросвязи и является дополнительным кизобретению по а.с, У 978376. Цельизобретения - расширение диапазоначастот фаэирования уст-ва беэ увеличения количества ступеней линии задержки (ЛЗ) и объема коммутатора.Устр-во содержит задающий генератор1, ЛЗ 2, коммутатор 3, реверсивныйсчетчик (РС) 4, фазовый дискриминато5, синхронизатор 6, блок сравнения,801338092 фаз 7, элементы ИЛИ 8, И 9 и блокпеременной задержки (БПЗ) 10. БПЗ 1 Гсостоит иэ элемента задержки 11 и переключателя 12. Фаза выходного сигнала устр-ва подстраивается под сигналсинхронизатора 6. В зависимости от управляющего кода, поступающего состарших разрядов РС 4, коммутатор 3пропускает одну иэ задержанных ЛЗ 2последовательностей. В БПЗ 10 прошедшая последовательность задерживаетсяв соответствии с управляющим кодом,поступающим с мпадших разрядов РС 4.Сигнал расфазирования изменяет код РС4. В результате изменяется фаза последовательности импульсов на выходеустройства. Если совпадают фазы исходного сигнала и сигнала со среднего отвода ЛЗ 2, то сигнал со среднего отвода ЛЗ 2 проходит через БПЗ 10без задержки. 1 з.п. ф-лы, 1 ил.13380Изобретение относится к эл "ктросвязи, а именно к передаче дискретнойинформации, и может использоватьсядля тактовой синхронизации цифровогосигнала.Цель изобретения - расширение диапазона частот фазирования устройствабез увеличения количества ступенейлинии задсржки и объема коммутатора.На чертеже дана схема предлагаемого устройства.Устройство фазирования импульсовсодержит задающий генератор 1, линию2 задержки, коммутатор 3, реверсивный счетчик 4, фазовый дискриминатор5, синхронизатор 6, блок 7 сравненияфаэ, элемент ИЛИ 8, элемент И 9 иблок 10 переменной задержки, в составкоторого входят элемент 11 задержки и 2 О переключатель 12.Устройство фазирования импульсов работает следующим образом.Исходным сигналом, под который подстраивается фаза выходного сигнала 25 устройства, является сигнал на выходе синхронизатора. Последовательность импульсов с задающего генератора 1 поступает на вход линии 2 задержки, с отводов которой последовательности тех же, но сдвинутых по фазе импульсов поступают на информационные входы коммутатора 3. На его выход проходит последовательность, поступающая на информационный вход, который соответствует коду, подаваемому на управляющие входы коммутатора 3 с выходов старших разрядов реверсивного счетчика 4. Эта последовательность импульсов поступает на блок 10 пере менной задержки, где в соответствии с управляющим сигналом (сигналами), поступающим с младшего разряда (разрядов) реверсивного счетчика 4, также задерживается. С выхода блока 10 переменной задержки последовательность импульсов поступает на вход фазового дискриминатора 5, где происходит сравнение ее фазы с фазой исходного сигнала.Полученный в результате сравнения сигнал расфаэирования поступает на управляющий вход реверсивного счетчика 4, который в соответствии с ним производит, вычитание или добавление единицы при поступлении каждого им 55 пульса исходного сигнала на его счетный вход. Тогда код на выходе реверсивного счетчика 4 изменяется, что 92влечет за собой однозначно ему соответствующее изменение фазы последовательности импульсов на выходе устройства и на входе фазового дискриминатора 5, При этом прежде всего изменяется задержка в блоке 1 О переменной задержки. Когда его действие в сторону увеличения или уменьшения исчерпывается, происходит переключение коммутатора 3 на пропускание последовательности, поступающей с предыдущей или последующей ступени линии 2 задержки.Таким образом, устанавливается соответствие фаз последовательности импульсов на выходе устройства с исходным сигналом. Одновременно с этим в, блоке 7 сравнения фаз постоянно сравниваются фазы последовательности импульсов на среднем отводе линии 2 задержки и исходного сигнала. В случае их совпадения на выходе блока 7 сравнения фаз появляется сигнал, который поступает через элемент ИЛИ 8 на установочный вход реверсивного счетчика 4, устанавливая его в состояние, соответствующее пропуску через коммутатор 3 последовательности со среднего отвода линии 2 задержки и прохождению ее через блок переменной задержки беэ задержки. При этом фаза последовательности импульсов на выходе последнего совпадает с фазой исходного сигнала. Такая работа блока 7 сравнения фаз в устройстве позволяет осуществлять фазирование как на низкой частоте, когда полностью используется вся линия задержки так и на высокой частоте, когда используется только ее часть.Кроме того, если реверсивный счетчик 4 достигает состояния, соответствующего пропуску через коммута- тор 3 последовательности с первого или последнего отвода линии 2 задержки, а фаза последовательности с ее среднего отвода не совпадает с Фазой сигнала на выходе синхронизатора 6 со следующим шагом устройство обязательно переходит на пропускание последовательности, поступающей на последний вход коммутатора 3. Так как он объединен со средним его входом, на выход коммутатора 3 поступает последовательность импульсов со среднего отвода линии 2 задержки. При этом элемент И 9 обнаруживает это состояние реверсивного счетчика 4 и через эле1338092 мент ИЛИ 8 устанавливает его в состояние, соответствующее пропусканиючерез коммутатор 3 этой же последовательности но через его средний инФ51формационный вход, т.е. в исходноесостояние,Таким образом, шаг, соответствующий переходу от последовательности,поступающей с первого или последнегоотвода линии 2 задержки, к последовательности, поступающей с ее среднего отвода, является обычным шагом впроцессе поддержания фазирования.Благодаря этому линия 2 задержки 1 б Ф о рможет иметь на два звена задержкименьше, чем в устройстве без элементаИ 9, а устройство фазирования будетустойчиво работать и в том случае,если разность фаз между последователь ностями на среднем выходе линии 2 задержки и на ее первом и последнемвыходах меньше периода частоты задающего генератора 1 на величину задержки на одной ступени линии 2 задержки. 26 промежуток времени между ближними фронтами и срезами импульсов,промежуток времени междумоментом прихода на информационный вход коммутатора 3или переключателя 12 фронтаили среза импульсов последовательности, проходящей через него, и моментом изменения кода на его управляющихвходах. м у л а изобретения Д (( где д - величина изменения фазы при переключении; 40 Составитель В.ЕвдокимоваРедактор Т.Лазаренко Техред В.Кадар Корректор М.Шароши Заказ 4147/57 Тираж 638 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Устройство фазирования импульсовможет работать в интервале частот,ограниченном по низкой частоте величиной времени задержки линии 2 задерж-ЭОки, а по высокой частоте - быстродействием устройства,При переключении задержки коммутатором 3 и переключателем 12 для норЪмальной работы устройства в каждомиз них должно выполняться следующееусловие: 1. Устройство фаэирования импульсов по авт, св. У 978376, о т л и - ч а ю щ е е с я тем, что, с целью расширения диапазона частот фазирова. ния устройства без увеличения количества ступеней линии задержки и объема коммутатора, введен блок переменной задержки, при этом выход коммутатора подключен к второму входу фазового дискриминатора через блок переменной задержки, к управляющему входу которого подключен выход младшего раз ряда реверсивного счетчика.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что, блок переменной задержки выполнен в виде последовательно соединенных элемента задержки и переключателя, другой вход которого объединен с входом элемента задержки и является информационным входом блока переменной задержки, управляющим входом которого является управляющий вход переключателя, выход которого является выходом блока переменной задержки