Устройство для задания тестов

(51)4 С 06 Р 11 26 ННЫЙ КОМИТЕТ СССРОБРЕТЕНИЙ И ОТНРЫТИ 4 ГОСУДАРСТ 8 ПО ДЕЛАМ И Я ПИСАНИЕ ИЗОБРЕТ Н АВТОРСКОМ ТЕЛЬСТ(21) (22) (46) (72) ТРОИСТВО ДЛЯ ЗАДАН ЕСТО ен укович,от(57) Изобрет вычислиельн использовано устройств, р представленн наций (КК). повысить про фективность относится к областихннки н мохет бытьконтроля дискретныхющих с информацией,виде кодовых комбиетение позволяетительность и эфоля эа счет снизе1327 ния задержки формирования адреса блока памяти (БП) и подготовки адреса зоны следующего теста в процессе генерации предыдущего. Цель - повьппение быстродействия. Устройство содержит блок 1 задания номера теста с клавишами 2 - 2, элемент ИЛИ 3, генератор 4 тактовых импульсов, мультиплексор 5, триггеры б, 9, счетчик 8, элементы И 7, 12, элементы И-НЕ 1 О, 11, элемент НЕ 15, регистр 13, блок 14 памяти. В блоке памяти записаны кодовые комбинации, необходимые для органиэации тестов, причем КК каждого теста записаны в определенной зоне БП. Каждая КК содержит адресную часть, определяющую адрес следующей КК данного теста. Необходимый набор тестов задается с клавы 10атуры блока 1 задания номера теста путем подачи уровня логической единицы на соответствующие входы мультиплексора 5, Счетчик 8, подключенный к адресным входам мультиплексора, изменяет свое состояние, начиная с нулевого, до появления уровня логической единицы на выходе мультиплексора, Таким образом, счетчик устанавливается в состояние, соответствующее адресу зоны первого выбранного теста. При этом разрешается считывание КК из выбранной зоны БП и изменение состояния счетчика до следующего появления уровня логической единицы на выходе мультиплексора. Таким образом, в процессе генерации теста в счетчике находится адрес зоны следующего заказанного теста. 1 ил.1Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дис-. кретных устройств, работающих с информацией, представленной в виде кодовых комбинаций.Цель изобретения - повьппение быстродействия.На чертеже представлена структурная схема устройства.Устройство содержит блок 1 задания номера теста с клавишами 21 - 21 элемент ИЛИ 3, генератор 4 тактовых импульсов, мультиплексор 5, первый триггер 6, первый элемент И 7, счетчик 8, второй триггер 9, второй элемент И-НЕ 1 О, первый элемент И-НЕ 11, второй элемент И 12, регистр 13, блок 14 памяти, элемент НЕ 15, выход 16 конца считывания блока памяти, группы информационных выходов 17, 18 блока памяти, группы адресных входов 9, 20 блока памяти.Устройство работает следующим образом.В исходном состоянии триггеры 6 и 9 и регистр 13 обнулены, на выходе 16 блока 14 памяти присутствует уровень логического нуля, счетчик 8 находится в состоянии Е+1, причем первым импульсом, пришедшим на счетный 2вход, счетчик 8 переводится в нулевоесостояние.С помощью клавиш 2, - 2 набираютнеобходимую комбинацию тестов дляконтроля данного объекта. При этомвысокий логический уровень, поступающий с клавиш, через элемент ИЛИ .3запускает генератор 4 тактовых импульсов,1 О Пусть первоначально выбран первыйтест, т.е. нажата клавиша 2, и напервый информационный вход мультиплексора пода. ется уровень логическойединицы, Уровень логического нуля на15 выходе триггера 9, обеспечивая уровень логической единицы на выходеэлемента И-НЕ 11, разрешает прохождение первого импульса с выхода генератора 4 тактовых импульсов через20 элемент И-НЕ 10 на вход счетчика 8,Спадом первого импульса счетчик 8устанавливается в нулевое состояние,соответствующее адресу зоны ПЗУ, вкоторой записан первый тест. Уровни5 логических нулей на адресных входахмультиплексора 5 разрешают прохождение единичного логического уровня спервого информационного входа на выход мультиплексора 5. Положительныйперепад на выходе мультиплексора 5устанавливает триггер 6 в единичноеВНИИПИ Заказ 3391/46 Тираж 672 Подписное Произв,-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 3 13271 состояние. Уровень логической единицы на выходе триггера 6 разрешает прохождение импульса через элемент И 7 на вход считывания блока 14 памяти и подготавливает триггер 9 к пере 5 ходу в единичное состояние. Этот же перепад через элемент И 12, открытыи уровнем логической единицы с выхода элемента НЕ 15, заносит адрес эоны первого теста в регистр 13. Второй импульс генератора 4 увеличивает содержимое счетчика 8 на единицу, переводит триггер 9 в единичное состояние и считывает из блока 14 памяти первую кодовую комбинацию указанного теста. При этом на выходе 16 блока 14 памяти устанавливается уровень логической единицы, закрывающий элемент И 12. Если следующий тест заказан, т.е. на следующем информационном входе мультиплексора 5, а следо. вательно, и на его выходе имеется уровень логической единицы, то уровень логического нуЛя на выходе элемента И-НЕ 11 запрещает дальнейшее прохождение импульсов на счетный вход счетчика 8, содержимое которого является адресом зоны следующего заказанного теста. В противном случае счетчик 8 продолжает увеличивать свое содержимое до появления уровня логической единицы на выходе мультиплексора 5. Таким образом, к концу формирования первого заказанного теста35 счетчик 8 содержит адрес зоны второго заказанного теста.При считывании из блока 14 памяти последней кодовой комбинации на выходе 16 этого блока устанавливается уровень логического нуля, переписывающий адрес эоны второго теста из счетчика 8 в регистр 13 и разрешающий поиск следующего заказанного теста до появления уровня логической едини цы на выходе мультиплексора. Формула изобретения Устройство для задания тестов, содержащее блок задания номера теста, счетчик, регистр, блок памяти, первый 1 1 О 4триггер, два элемента И, элемент ИЛИ,генератор тактовых импульсов, причемвыход элемента ИЛИ соединен с входомгенератора тактовых импульсов, выходкоторого подключен к первому входупервого элемента И, второй вход которого соединен с прямым выходом первого триггера, выход первого элемента И соединен с входом считыванияблока памяти, первая группа выходовкоторого является группой информационных выходов устройства, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия устройствав него введены мультиплексор, второйтриггер, элемент НЕ и два элементаИ-НЕ, причем выходы блока задания номера теста подключены к соответствующим входам элемента ИЛИ и соответствующим входам группы информационныхвходов мультиплексора, выход которо-.го соединен с единичным входом первого триггера и первым входом первогоэлемента И-НЕ, второй вход которогоподключен к прямому выходу второготриггера, единичный и счетный входыкоторого соединены соответственно спрямым выходом первого триггера ивыходом второго элемента И-НЕ, первый и второй входы которого соединены соответственно с выходом генератора тактовых импульсов и выходомпервого элемента И-НЕ, выход второго элемента. И-НЕ соединен со счетнымвходом счетчика, разрядные выходы которого подключены к соответствующим входам группы адресных входовмультиплексора и соответствующим информационным входам регистра, синхровход которого соединен с выходом второго элемента И, первый и второйвходы которого соединены соответственно с выходом мультиплексора и выходом элемента НЕ, вход которого объединен с третьим входом первого элемента И-НЕ и подключен к выходу конца считывания блока памяти, перваяи вторая группы адресных входов которого соединены соответственно свторой группой выходов блока памятии группой выходов регистра.