Фазовый синхронизатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 13092 51 4 Н 03 К 5/135 ОПИСАНИЕ ИЗОБРЕТ СВИДЕТЕЛЬСТВУ ВТОР СНО нтезаторы частот ; Пер. с англ./Под вязь, 1979, с. 286,3 Ж ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) ФАЗОВЫ Й СИ НХРОНИЗАТОР (57) Изобретение может быть использовано в синтезаторах частот. Цель изобретения повышение точности фазовой синхронизации периодического сигнала внешним асинхронным сигналом. Устройство содержит элемент 2 задержки, триггер 10 и коммутатор 12, выполненный на элементе И-ИЛИ. Введение аналоговых запоминающих устройств 3 и 6, устройств 4 и 7 выделения модуля и компараторов 5, 8 и 9 позволяет выходному импульсу формироваться из сигнала, имеющего большую скорость изменения в момент появления асинхронного сигнала. 1 ил.16 15 20 25 Формула изобретения 40 зом. Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот и в устройствах обработки асинхронной информации,Целью изобретения является повышение точности фазовой синхронизации периодического сигнала внешним асинхронным сигналом. На чертеже приведена электрическая структурная схема устройства.Фазовый синхронизатор содержит шину 1 периодического (гармонического) сигнала, которая соединена с входом элемента 2 задержки, с аналоговым входом первого аналогового запои инающего устройства 3, с входом первого устройства 4 выделения модуля, а также с прямым входом первого ком паратора 5, инверсный вход которого соединен с выходом первого аналогового запом инающего устройства 3, к выходу элемента 2 задержки подсоединены аналоговый вход второго аналогового запоминающего устройства 6, вход второго устройства 7 выделения модуля и прямой вход второго компаратора 8, инверсный вход которого соеди цен с выходом второго а налогового за поминающего устройства 6. Выходы первого 4 и второго 7 устройств выделения модуля соединены соответственно с прямым и с инверсным входами третьего компаратора 9, выход которого. соединен с 0-входом триггера 10 (О-типа). Импульсные входы первого 3 и второго 6 аналоговых запоминающих устройств и триггера 10 соединены с шиной 11 асинхронного сигнала, Инверсный и прямой выходы триггера 10 соединены с первыми входами соответственно первого и второго конъюнкторов коммутатора 12, выпол нен ного на элементе И-ИЛ И, вторые входы которых соединены с выходам и соответственно первого 5 и второго 8 компараторов, выход коммутатора 12 соединен с выходной шиной 13.Устройство работает следующим обраН;1 шину 1 поступает гармонический сигнал Б, = А Соя 1. После прохожденияЛЯГэлемента 2, время задержки которого саста вляет 1 = Т/4, сигнал имеет вид: 1) = А Сов( -- 1 -1- ) = Л 51 п- 1.Т Сигналы П, и Б поступают на входы устройств 4 и 7 соответственно, на выходах которых формируются сигналы О и О,. Здесь используется то свойство функций 51 пх и Сов х, что они взаимно являются производными одна от другой. Выходы устройств 4 и 7 соединены с входами компаратора 9, на выходе которого присутствует уровень Лог. 1 в те моменты времени, когда скорость изменения сигнала Б больше, чем у Б либо уровень Лог. 0 в те моменты времени, когда скорость изменения сиг. нала Б, меньше, чем у Б.В момент времени 1, на шину 11 приходит асинхронный сигнал, который поступает на им пул ьсные входы устройств 3 и 6 и на С-вход триггера 10. На выходах устройств 3 и 6 формируются уровни напряжений, равные 0 и Б, -м гновенным значениям напряжений О, и Б в момент прихода асинхронного сигнала. Эти напряжения поддерживаются на инверсных входах компараторов 5 и 8 в качестве опорных. На выходах компараторов формируются импульсные периодические сигналы, моменты переключения которых оп ределяются моментам и пересечений напряжениями Б, и Б уровней опорных напряжений 1.), и 1), зафиксированными на инверсных входах ком па раторов 5 и 8.В момент прихода асинхронного сигнала триггер 10 устанавливается в состояние, соответствующее логическому сигналу на его Б-входе. Сигналы с выходов триггера 10 пропускают через коммутатор 12 на шину 13 сигнал с компаратора, переключаемого сигналом с большей скоростью его изменения. За счет того, что выходной импульс формируется из сигнала, имеющего большую скорость изменения в момент появления асинхронного сигнала, повышается точность фазовой синхронизации,Фазовый синхронизатор, содержащий элемент задержки, вход которого соединен с шиной периодического сигнала, коммутатор, выполненный в виде двойного элемента ИИЛИ, первые входы первого и второго кон ьюнкторов которого соединены соответственно с инверсным и прямым выходами триггера, выход - с выходной шиной, и шину асинхронного си гнала, которая соединена с С-входом триггера, отличаюи 1 ийся тем, что, с целью повьппения точности фазовой синхронизации, в него введены первое и второе устройства выделения модуля, первое и второе аналоговые запоминающие устройства, а также первый, второй и третий ком пара- торы, причем аналоговый вход первого аналогового запоминающего устройства, вход первого устройства выделения модуля и прямой вход первого компаратора соединены с шиной периодического сигнала, выход первого аналогового запоминающего устройства соединен с инверсным входом первого компаратора, выход которого соединен с вторым входом первого конъюнктора коммутатора, аналоговый вход второго а нако гового запом инающего устройства, вход второго1309279 Составитель А. СоколовРедактор Л. Лангазо Техред И. Верее Корректор А. ЗимокосовЗаказ 1448/54 Тираж 902 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и ткргятий13035, Москва, Ж - 35, Раушская наб., д. 45Производственно.полиграфицеское предприятие, г. Ужгород, ул. 11 росктная, 4 зустройства выделения модуля и прямой вход второго компаратора соединены с выходом элемента задержки, выход второго аналогового запоминающего устройства соединен с инверсным входом второго компаратора, выход которого соединен с вторым входом второго конъюнктора коммутатора, выходы первого и второго устройств выделения модля соединены соответственно с прямым и с инверсным входами третьего ком паратора, выход которого соединен с Р-входом триггера, а импульсные входы аналоговых запоминающих устройств соединены с шиной асинхронного сигнала.