Устройство фазовой автоподстройки частоты

(5 е Й ПИСАНИ ИЗОБРЕТЕНДЕТЕЛЬСТВУ ВТОР СКОМУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Системы Фазовой автоподстройки частоты с элементами дискретизации. Под ред. В.В.Шахгильдяна. М,: Связь, 1979, с.152.Авторское свидетельство СССР 9 1116545, кл. Н 03 Ь /00,28.11.83, (54) УСТРОЙСТВО ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ(57) Изобретение относится к радиотехнике и обеспечивает расширение полосы удержания, Цифровой фазовый детектор 1 определяет фазовое рассогласование между входным синусоидальным сигналом и сигналом с делителя частоты (ДЧ) 4. Цифровой код, соотв, фазовому рассогласованию, проходит через усреднитель 3 и управляет частотой цифрового генератора, состоящего из цифрового сумматора (ЦС) 7,цифрового регистра (ЦР) 9, блока 6добавления-вычитания импульсов, инвертора 2, Р-триггера 5, элементовИ 10, 12, ИЛИ 13. С приходом наЦР 9 тактового импульса, прошедшегос источника 8 опорных импульсов через ДЧ 11, в него записывается цифровой код с ЦС 7. При переполненииЦР 9 на выходе ЦС 7 формируется сигнал переноса, поступающий на Э-триггер 5, а в ЦР 9 заносится остаток.0-триггер 5 разрешает прохождениетактовых импульсов на блок 6. Припоступлении "1" с выхода элементаИЛИ 13 блок 6 изменяет свое состояние на "1", При этом фаза выходного сигнала на аыхадедд 4 скачком иа- Яменяется на величину (у = Т 2 й/Р (Р -коэф, деления ДЧ 4), Направление из- Свменения Фазы определяется знаком кода на выходе усреднителя 3. Введение В-триггера 5, элементов И 10,12,ИЛИ 13 и ДЧ 11 позволяет за счет повьппения тактовой частоты ЦР 9 расширить полосу удержания устр-ва.1 ил.Изобретение относится к областирадиотехники и может использоватьсяв системах передачи цифровой информацииЦелью изобретения является расширение полосы удержания,На чертеже представлена структурная электрическая схема устройства.Фазовой автоподстройки частоты.Устройство фазовой автоподстройкичастоты содержит цифровой Фазовыйдетектор 1, инвертор 2, усреднитель3, делитель 4 частоты, Р-триггер 5,блок добавления вычитания 6 импуль.совцифровой сумматор 7, источник 8опорных импульсов, цифровой регистр9, первый элемент И 1 О, дополнительный делитель 11 частоты, второй элемент И 12 и элемент ИЛ 1 13.Устройство работает следующим образом.Входной синусоидальный сигнал поступает на вход цифрового фазового детектора 1, представляющего собой, например, последовательно соединен - ные перемножитель, фильтр нижних частот, аналого-цифровой преобразователь. На второй вход цифрового фазового детектора 1 поступает сигнал с выхода делителя 4 частоты.Код с выхода аналого-цифрового преобразователя, входящего в состав цифрового фазового детектора 1, поступает на усреднитель 3, который предназначен для уменьшения действия помех на точность подстройки Фазы, а также для получения требуемых динамических характеристик. При отсутст - вии фазового рассогласования с выхода цифрового Фазового детектора 1 на вход усреднителя 3 поступает нулевой код.Выходной код усреднителя 3 управляет частотой цифрового генератора, состоящего из цифрового сумматора 7, цифрового регистра 9, блока добавления-вычитания 6, инвертора 2, П- триггера 5, элементов И 10,12 и элемента ИЛИ 13.Выходной код усреднителя 3 складывается в цифровом сумматоре 7 с содержимым цифрового регистра 9, Выходной код цифрового сумматора 7 с приходом тактового импульса, поступающего с выхода дополнительного делителя 11 частоты на тактовый вход цифрового регистра 9, переписывается в него. Если код с усреднителя 3 ра где 1 с - разрядность цифрового сумматора 7 и цифрового регистра 9;11 - код на выходе усреднителя 3.Таким образом, код цифрового регистра 9 для произвольного момента времени определяется уравнением х и+1 = х п + ББ (хп 1, Б),з 1 р Б,2+0 Ъ 2к (1)где Б (2,0) = 02+0 2 30 1, Б)0 здп Б = О, 11 = 035- 1, 13 сО,Выходные импульсы переноса цифрового сумматора 7 переписываются в 0-триггер 5, разрешающий в зависимости от знака выходного кода усреднителя 3 прохождение тактовых импульсов на блок добавления-вычитания 6.В момент появления единицы на 45входе элемента ИЛИ 13 блок добавления-вычитания 6 изменит на единицу количество импульсов на входе делителя частоты 4.При добавлении-вычитании одного 50импульса фаза выходного сигнала навыходе делителя 4 частоты скачком2 ризменится на величину , = 55где 0 - коэффициент деления делителя 4 частоты.Направление изменения фазы определяется знаком кода на выходе усреднителя 3. вен 00, то с цифрового сумматора7 в цифровой регистр 9 будет переписываться постоянный код, а сигналпереноса в цифровом сумматоре 7 фор мироваться не будет. Если с выходаусреднителя 3 поступает код, отличный от О, то, с приходом тактовогоимпульса к содержимому цифровогорегистра 9 будет добавляться (вычитаться) этот код. Когда содержимоецифрового регистра 9 достигнет максимального по модулю значения, равного 2 , то на выходе переноса циф - 15рового сумматора 7 сформируется сигнал переноса, а в цифровой регистр9 с приходом следующего тактовогоимпульса перепишется остатокх и + 1 = х п + Б - 2 20(4) 3 40 ВНИИПИ Заказ 7823/58 Тираж 922 Подписное Произв,-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 3 1889При приращении фазы на выходе делителя 4 частоты можно записать= , Б(х п, Ц, (2)5Код в цифровом регистре 9 повто-, ряется через время, не превышающеек2 Те, где Т - период тактовых импульсов на выходе делителя частоты. 10Поэтому х 1 пг является периодической функцией.Обозначим через р период функоции хЯ:х Гп + р, = х Гп .15 Суммируя левую и правую часть уравнений (1) и (2) в пределах от п = 1 до и = 1 + р - 1 и подставоляя значение суммы от Б (хп 1, П) на уравнения (1) в уравнение (2), получим выражение для приращения фазы выходного сигнала за время Ь 1 =р,т,: Приращение фазы связано с приращением частоты зависимостью 30где Ы (Я) = сопя,Приравнивая выражения для правых частей к уравнениям (3), (4), получим выражение для частоты 1 на выходе делителя 4 частоты Ч П1 о2 2"1где Й = в- частота тактовыхо Тимпульсов на выходедополнительного делителя 11 частоты.Таким образом, частота выходного сигнала связана линейной зависимостью с кодом усреднителя 3, т.е, выходным кодом цифрового фазового детектора 1. Изменение кода на выходе цифрово 07 4го фазового детектора 1 меняет частоту на выходе делителя 4 и подстраивает фазу выходного сигнала под входной сигнал.Таким образом, введение П-триггера 5, элементов И и ИЛИ, дополнительного делителя 11 частоты позволяет за счет повышения тактовой частоты цифрового регистра 9 расширить полосу удержания устройства, равную)-оьй = - П Формула изобретения Устройство фазовой автоподстройки частоты, содержащее последовательно соединенные источник опорных импульсов, блок добавления-вычитания импульсов, делитель частоты, выход которого является выходом устройства, а дополнительный выход соединен с входом добавления-вычитания блока добавления-вычитания, цифровой фазовый детектор, второй вход которого является входом устройства, усредни- тель, цифровой сумматор и цифровой регистр, выходы которого соединены с вторыми входами цифрового сумматора, а также инвертор, о т л и ч а ющ е е с я тем, что, с целью расширения полосы удержания, между выходом переноса цифрового сумматора и входом управления блока добавлениявь.читания включены последовательно соединенные Р-триггер, первый элемент И, первый вход которого соединен с выходом инвертора, и элемент 1 ЛИ, между инвертирующим выходом Р-триггера и вторым входом эЛемента ИЛИ включен второй элемент И,между выходом источника опорных импульсов и вторыми входами первого и второго элементов И включен дополнительный делитель частоты, выход которого подключен также к входу синхронизации и тактовому входу П-триггера, при этом выход знака усреднителя соединен с входом инвертора, входом знака блока добавления-вычи- тания и третьим входом второго элемента И.