Устройство для вычисления элементарных функций

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 8012 2 08 51)4 С 06 Р 1/О НИЕ ИЗОБРЕТЕНИЯ СКОМУ СВИДЕТЕЛЬСТВУА М 46В, И. Бенкевич,П. Криницкий етельство СССРР 1/02, 1980.фровые табличнообразователи сией. - Электрон 1985, т. 7, Р 1,ЫЧИСЛКНИЯ носится к вычислипредназначено для сления элементар- опроизводительных ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свиМ 736079, кл. О 06Угрюмов Е. П. Циалгоритмические прлинейной интерполяное моделирование,с. 57, рис, 1,(54) УСТРОЙСТВО ДЛЯМЕНТАРНЫХ ФУНКЦИЙ(57) Изобретение отельной технике иаппаратурного вычиных функций в высо цифровых системах. Цель изобретения -увеличение точности вычисления элементарных функций. Устройство содержит три блока памяти 4, 5, 6, узел 7возведения в квадрат, два умножителя 8, 9 и два сумматора-вычитателя1 О, 11. Вычисление элементарных функций в предлагаемом устройстве осуществляется в соответствии с методомквадратичной интерполяции. Введениетретьего блока памяти, второго сумматора-вычитателя, узла 7 возведенияв квадрат и второго умножителя поз. -воляют достичь высокой точности вычисления элементарных функций, а также возможности использования устройства в качестве многоразрядного цифрового функционального преобразователя, 1 ил.1 12Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации элементарных функций в универсальных и специализированных ЭВМ, а также в видЬ автономного Функционального преобразователя.Цель изобретения - увеличение точности вычисления элементарных Функций.На чертеже изображена структурная схема прер(лагаемого устройства.Устройство содержит информационные входы старших 1 и младших 2 разрядов аргумента, выход 3, первый 4, второй 5 и третий 6 блоки памяти, узел 7 возведения в квадрат, первый 8 и второй 9 умножители, первый 10 и второй 11 сумматоры-вычитатели.Воспроизведение функциональных зависимостей в предлагаемом устройстве основано на квадратичной интерполяции.При приближении некоторой функции (х) интерполяционный полиномЛагранжа второй степени для равностоящих узлов интерполяции в формеСтирлинга имеет следующий вид:=0,1 - значение функции вопорных точках;х ,=хи Ь - опорные точки илиоузлы интерполяции;Ь - шаг интерполяции,. 2 х, причем Х=Х,+Х.Перейдем к двоичному аргументу Х.При этом вектором Х кодируются опорные точки, а вектор Х определяет положение аргумента между двумя соседними опорными точками=(Х,);=(У, -2 Г, +, )15 Устройство работает в соответствии с (2).В первый блок 4 памяти заносятсязначения функции в опорных точкахГ =Р(Х,), во второй блок 5 памяти - 2 О разности первого порядка Ф,(Х,), втретий блок 6 памяти - разности второго порядка Ф (Х,) Адресные входыблоков 4-6 памяти соединены с информационным входом 4, на который пода ются старшие разряды двоичного аргумента х, х . Узел 7 возведения вквадрат вычисляет величину Х . Вход2.этого блока соединен информационным ) входом 2, на который подаются младЭО шие разряды х к+х.Если Ф,(Х,)0 (функция убывающаяна заданном отрезке), первый сумматор 10 выполняет операцию вычитания,если Ф (Х )(О (функция вогнутая),второй сумматор также работает в режиме вычитания.и= - При синтезе цифровых функциональных преобразователей непрерывньп аргумент х заменяется его двоичным эквивалентом - вектором двоичных пере - Фменных Х=(х, х х), где хе 10, 1),=1, п. Каждому набору двоичных переменных х . соответствует некотороеъдвоичное число Х= 2 х . Вектором Х кодируется отрезок, на которомустройство воспроизводит заданнуюфункцию г(х),Введем обозначенияХ =(х х ;, х ) - вектор стар 2ших разрядов (Еси);Х =(х х х) в вект млад 2 1+ Р к+2ших разрядов.Векторам Х и Х соответствуют 1 н двоичные числа Х,=2 х и Х =формула изобретения 4 О Устройство для вычисления элементарных Функций, содержащее первый и второй блоки памяти, первый умножитель и первый суммаор-вычитатель, причем выход первого блока памятиподключен к первому информационномувходу первого сумматора-вычитателя, второй информационный вход которого подключен к выходу первого умножителя, первый информационный вход кото- О рого подключен к выходу второго блока памяти, адресный вход которого и адресный вход первого блока памяти подключены к информационному входу старших разрядов аргумента устройст 5 с ва, второй информационный вход которого подключен к второму информационному входу первого умножителя, о т л и ч а ю щ е е с я тем, что, сз 1 Поцг 4целью увеличения точности вычисления иншормационному входу второго сумма- элементарных функций, в него введе- тора-вычитателя, второй информационны третий блок памяти, узел возведе- ный вход которого .подключен к выхония в квадрат, второй умножитель и ду первого. сумматора-вычитателя, второй сумматор-вычитатель, причемвторой информационный вход второго адресный вход первого блока памяти умножителя подключен к выходу узла подключен к адресному входу второго возведения в квадрат, вход которого блока памяти, выход третьего блока подключен к информационному входу памяти подключен к первому индюрма- младших разрядов аргумента устройстционному входу второго умножителя, 1 О ва, выход которого подключен к выховыход которого подключен к первому ду второго сумматора-вычитателя.Составитель С. КурошРедактор Е, Копча Техред В.Кадар Корректор С. ПатайЗаказ 6666/41 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4