Счетчик

(5 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56 ) Будинский Я . Логические цепи вцифровой техникеМ,: Связь, 1977,с. 291.Авторское свидетельство СССРМ 890943, кл, Н 03 К 23/00, 1978. СЧЕТЧИКИзобретение относится к цифротехнике, Может быть использован построении быстрых пересчетных схем многофункционального назначения,обладающих простой регулярной структурой. Целью изобретения являетсярасширение функциональных возможностей устройства. В устройство, содержащее М разрядов (3), каждый иэ которых состоит иэ одного Т-триггера1 и Р в тригге 2, а также шину 7тактовых импульсов, для достиженияцели введены элемент ИЛИ 5, ячейкадешифратора 4, блок 3 управления,шина 8 сброса, В материалах изобретения приводится таблица состояниятриггеров в режимах счета и преобразования1 ил. 1 табл.4012676Изобретение относится к цифровойтехнике и может быть использованоприпостроении быстрых пересчетных;схем многофункционального назначения, обладающих простой регулярной 5структурой.Цель изобретения - расширениефункциональных возможностей устройства.На чертеже изображена структурная 10схема 3-х разрядного счетчика,Каждый счетчик содержит Т-триггер 1 и П -триггер 2. Выход Т-триггера 1 соединен с 0-входом В -триггера 2 данного разряда. устройство 15имеет блок 3 управления, ячейку де"шифратора 4 и элемент ИЛИ 5. Входблока 3 управления соединен с шиной буправления, а выход - с 7-входомТ-триггера первого разряда, тактовые 20входы всех Р-триггеров и Т-триггера первого разряда соединены с шиной 7 тактовых импульсов (ТИ). Входы ячейки дешифратора соединены свыходами Р 1-триггеров, а выход соединен с первым входом элемента ИЛИ 5,второй вход которого соединен с шиной 8 сброса, а выход - с входамиустановки триггеров в исходное сос тояние. 30Работа устройства поясняется напримере четырехразрядного счетчика.Приведена таблица состояния триггеров в режимах счета и преобразования. Перед началом работы все триг.геры сбрасываются в нуль. Каждый изТ-триггеров срабатывает по переднему фронту при переходе входного сигнала с низким (нулевым) уровнем ввысокий (единица) уровень и делитчисло поступающих на его счетныйвход импульсов на 2.Р -триггеры осуществляют сдвиг натакт, на прямом выходе при приходеединицы тактового импульса (ТИ) устанавливаются в состояние Э-входа кприходу следующего ТИ и выдают навыходе параллельный код без накопления разрядных задержек.Блок 3 управления, который можетбыть выполнен в виде одновибратораили регистра, при приходе на шину бсигнала управления выдает на 7-входТ-триггера первого разряда сигналзапрета, который держится столько 12 3времени, сколько требуется для пропуска по шине 7 числа импульсов, равного числу разрядов счетчика.Как видно из таблицы, в режимесчета классический двоичный код 1,2, 4, 8 оказывается искаженным идля его восстановления требуетсяипритормозить Т-триггер первого разряда, а по шине тактовых импульсовпропустить дополнительное число импульсов, равное числу разрядов счетчика. Тогда в режиме преобразования,если, например, число сосчитанных импульсов было 4, 7, 15, 16 (колонкастроки) и после каждого из них навход Ч Т-триггера первого разряда подать сигнал запрета, а по шине тактовых импульсов дополнительно пропустить число импульсов, равное числуразрядов (колонка ДополнительныеТИ"), то на выходе триггеров получимклассический код , 2, 4, 8, пригодный для арифметической обработки (колонка "Режим преобразования", строки 4-4, 7-4, 15-4, 16-4),Формула изобретенияСчетчик, содержащий И последовательно соединенных разрядов, каждыйиз которых состоит из одного Т- иодного Р -триггеров, прямой выходТ-триггера соединен с В-входом Р -триггера собственнсго разряда, а тактовые входы Р -триггеров и Т-триггера первого разряда соединены с шиной тактовых импульсов, о т л ич а ю щ и й с я тем, что, с цельюрасширения функциональных возможностей, введены элемент ИЛИ, ячейка дешифратора и блок управления, входкоторого соединен с входом управления, а выход соединен с 7-входомТ-триггера первого разряда, первыйвход элемента ИЛИ соединен с выходом ячейки дешифратора, а второйвход - с шиной сброса, выход элемен,та ИЛИ соединен с установочными входами всех триггеров, входы ячейкидешифратора соединены с прямыми выходами Р -триггеров, инверсный выходкаждого П-триггера соединен с тактовым входом Т-триггера последующего разряда,1267612 Режим счета Т 2 Д 2 ТЗДЗ Т 4 Д 4 Режим преобразования Т 4 Д 4 ТЗДЗ Т 2 Д 2 ТИ Т 1 Д 1 Т 1 Д Дополстронительные ТИ ки 00 00 00 01 11 ОО 00 00 О 00 00 00 00 1 О 00 00 00 11 00 00 00 11 00 00 4 1 О 00 00 00 401, 00 00 00 00, 00 10 10 01 11 00 00 1 О 01 00 00 01 00 10 00 7 10 1001 11 11 00 8 11 00 10 12 13 15 16 01 11 11 11 00 01 11 11 00 00 01 11 00 00 00 01 00 00 00 00 17 Составитель Л. СимоноваРедактор Е. Копча Техред.И.Попович Корректор Е. Сирохман Заказ 5833/57 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5