Устройство регулируемой задержки импульсов

,ЯО,1262707 а н ЙЮ 1 Р 1",.:, сюИ ОПИСАНИЕ ИЗОБРЕТЕН Н АВТОРСКОМУ(56) Авторское свУ 1046924 кл. Н 0 диапазона рег сторону малых длительности ла, Для этого тельно введен В 37 и А. ронов ство также соментЭСЛ-тип ельство СССР 5/13, 25,12.81 ральные схемы ой электронике. с. 63.ЛИРУЕМОЙ ЗАДЕРЖрого является первый вход 3 торого являетрезисторы 9,компаратора 412 источника КИ ИМПУЛЬ (57) Из о вано для задержки ния - ра Достигае пользоруемойетеожет бытьния и регуЦель изо гул миро плавно изменя величин резис чины напряжен ульсов ение о она пу енен асти примм расшир и ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ Ф о) иде 3 Мелешко Е.А. Инте в наносекундной ядер М;: Атомиздат, 1977,(54) УСТРОЙСТВО РЕГУ СОВ бретение мулируемых задержек взадержек и уменьшения фронта выходного сигнав устройство дополникомпаратор 4. Устрой- держит логический элеа логики, вход кото- входом 2 устройства, компаратора 4, выход кося выходом 5 устройства, 10 и 11, второй вход 7конденсатор 8, шину напряжения смещения. Веруемой задержки может ться путем изменения торов 9 и 11 или вели- В ия смещения. 2 ил.КЦ = Н -- -ф- -1 "К+Кб1 огде Б - перепад напряжений междууровнями логического "О"и логической "1"; К иК, - величины сопротивлений резисторов 6 и 10 соответственно.Одновременно в точке 3 за счет перераспределения тока смещения че 5012627Изобретение относится к импульсной технике и может быть использовано для регулируемой задержки и формирования импульсов.Целью изобретения является расширение области применения за счет расширения диапазона реализуемых задержек и уменьшения длительности фронта выходного сигнала.На фиг,1 представлена функциональ ная схема устройства; на фиг,2 - временные диаграммы, поясняющие его работу.Устройство регулируемой задержки импульсов содержит логический элемент 1 ЭСЛ-типа логики, вход которого является входом 2 устройства, а первый выход соединен с первым входом 3 компаратора 4, выход которого является выходом 5 устройства, 20 и через резистор 6 соединен с вторым входом 7 компаратора 4, конденсатор 8, подключенный одним выводом к первому входу 3 компаратора 4 и к резистору 9, резистор 10, включенный меж ду вторым выходом логического элемента 1 и вторым входом 7 компаратора 4, резистор 11, включенный между вторым выводом конденсатора 8 и общей шиной, второй вывод резистора 9 под- З 0 ключен к шине 12 источника напряжения смещения.Устройство регулируемой задержки импульсов работает следующим образом.35В исходном состоянии на входе устройства присутствует уровень логического "О", тогда в точках 5 и 7 будет уровень логического О", а в точке 3 - уровень логической "1" (фиг.2).При поступлении входного сигнала (момент времени) напряжение на входе 2 устройства равно уровню логической 1. Через время, равное собственной задержке элемента 1, в точке 7 возникает положительный скачок напряжения, равный по величине: 07ре з ре зис:тор 9 всг,ник я ет отрица тс льНмй СКаЧОК НСИ 1 РЯжЕНИЯ, РаВНЫй По ВЕличине- "К+К ф9где К и К - величины сопротивле 11ний резисторов 9 и 11.Начийается перезаряд конденсатора 8 током смещения;Через времянапряжение в точ 5ке 3 становится равным напряжению вточке 7 и компаратор переключается,причем за счет положительной обратной связи через резистор 6, процесспереключения носит лавинообразный характер, Напряжение в точке 7 скачкообразно достигает уровня логической1 , а на выходе устройства появляется сформированный передний фронтзадержанного импульса,Величину задержки 1. можно плав 1но изменять, путем изменения величинрезисторов. 9 и 11 или величины напряжения смещения. При выполнении соотношения П + Ц , Ц эа счет измене 1 2ния величин резисторов 6, 9, 10 и 11времяравно нулю, а минимальнаяреализуемая устройством задержка равна сумме собственных задержек логического элемента 1 и компаратора 4при неизменной емкости конденсатора 8.По окончании входного сигнала(момент временина фиг.2) напряжение на входе 2 устройства становится равным уровню логического О",Тогда в точке 7 происходит отрицательный перепад напряжения, равныйП а в точке 3 - положительный перепад, равный Б . Одновременно начинается перезаряд конденсатора 8 через выход логического элементаКак только напряжения в точках 3 и 7сравняются, компаратор лавинообразно переключается в исходное состояние.Формула и з о б р е т е н и яустройство регулируемой задержкиимпульсов, содержащее логический элемент, вход которого является входомустройства, а выход соединен с одним выводом конденсатора и через резистор - с ис гочником напряжениясмещения, о т л и ч а ю щ е е с ятем, что, с целью расширения области применения за счет расширения диапазона реализуемых задержек в сторону малых задержек, в него введен комЗаказ 5445/57 Тираж 816 ВНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.Ужгород, ул.Проектная,4 паратор, один вход которого соединенс выходом логического элемента, авыход является выходом устройства,причем между вторым выходом логического элемента и вторым входом компаПроизводственно-полиграфическое предпри ратора включен второй резистор, между вторым входом компаратора и еговыходом - третий резистор, а междувторым выводом конденсатора и общейшиной - четвертый резистор.