Синтезатор частот

(51)4 Н 03 В 9 ТЕ ЕЛЬСТВУ ельство СССР7/18, 1985.ство СССР19/00, 10.11.8 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ. К АВТОРСКОМУ СВИ(57) Изобретение относится к радиотехнике и обеспечивает воэможностьуправления фазой выходного сигнала,Опорная частота ГА связана с требуемой выходной частотой Гв соотношением Г = Еа/2 Ь Н Г ). Числаа, Ь, 8 (я = 2 - емкость накапливающего сумматора (НС)4) поступают наблок 7 деления кодов, формирующийцелую х 0 и дробную дх части дробиа/Ъ . Целая и дробная части поступают на соотв. НС 4,3, которые образуют единый НС, Код х(й) с НС 4 скла фг дывается в сумматоре кодов (СК) 8 с модулирующей функцией Д И), которая выбирается так, что импульс .переполнения р(с) образуется на каждом цикле процесса х(й). Сдвиг момента переполнения СК 8 пропорционален изменениям числа. Сигнал с СК 8 проходит на мультиплексор 6 непосредственно и через блок элементов НЕ 9. Мультиплексор 6 управляется импульсами, формируемыми триггером 5, который .переключается импульсами переполнения СК 8. Переключатель 10 может изменять полярность управляющих импульсов. Сигналы с мультиплексора 6 через ЦАП 1 и фильтр 2 поступают на выход. 9 Синтезатор частот может использовать- ся в режиме многопоэиционной фазовой телеграфии и в режиме фазовой модуляции, в которых модулирующая функция ) (С) обеспечивает изменение фазы выходного сигнала. Введены СК 8, блок элементов НЕ 9 и переключатель 10. 1 ил.1 12Изобретение относится к радиотехнике и может быть использовано вприемопередающей и измерительнойаппаратуре.Цель изобретения - обеспечениевозможности управления фазой выходного сигнала.На чертеже представлена электрическая структурная схема синтезатора частот.Синтезатор частот содержит цифроаналоговый преобразователь (ЦАП) 1,фильтр 2, первый накапливающий сумматор (НС)3, второй НС 4, триггер 5,мультиплексор 6, блок 7 деления кодов, сумматор 8 кодов, блок элементов НЕ 9, переключатель 10.Синтезатор частот работает следующим образом.Блок 7 деления вырабатывает целую х (частное) и дробную Ох (остаток) части дроби а 8/Ь, где е = 2 -емкость второго НС 4, выполненногов виде и - разрядного двоичного сумматора, а числа а и Ь связаны сопорной 1 и требуемой выходнойчастотами соотношением Г = Е х8а/2 Ь. На кодовые входы блока 7деления поступают соответствующиезначения делимого и делителя. Последний используется также для управления емкостью первого НС 3, преобразующего остаток ах в импульспереполнения р (1), возникающийпри накоплении целой единицы и передаваемый на вход переноса второгоНС 4. Оба сумматора, таким образом,выполняют роль единого накапливающего сумматора, входное число которого равно х +Ьх/Ь,Прямой х код с выхода второгоНС 4 поступают на первый вход сумматора 8, В последнем ступенчатаяцифровая функция х суммируетсяс модулирующей функцией.Значения ф выбираются из условияК (х +1)3хЬгде я = 2 - полная емкость сумматора 8, выполненного в виде и-разрядного двоичного сумматора, благодаря чему импульс переполнения р(е) на соответствующем выходе сумматора 8 образуется на каждом цикле процесса х. При невыполнении условия сумматор может или не переполняться, или же быть переполненным постоянно, из-за чего работа устрой 54576 2ства нарушится. Учитывая, что х 1 1,и, следовательно, х = х = ац/Ь, ограничения дляпринимают вид 1 О 15 20 25 30 35 40 45 р - а 8/Ьуая/Ь (1) Сдвиг момента переполнения сумматора 8 пропорционален изменениям числа (1 . В результате на выходе сумматора 8 формируется функция х (г.), передаваемая далее на один иэ входов мультиплексора 6. На другой вход мультиплексора поступает функция х,(1), получаемая с помощью блока элементов НЕ 9. Мультиплексор управляется импульсами 8(1), формируемыми триггером 5 со счетным входом. Триггер переключается под действием импульсов переполнения р(1) сумматора 8. Полярность импульсов 8(й) может изменяться с помощью переключателя 10, для чего входы последнего соединены с прямым и инверсным выходами триггера 5, а управляющий вход - с шиной "Знак".на которую подается соответствующий логический уровень.В результате переключений триггера 5 на выход мультиплексора 6 поочередно проходят функции х,(й) и х (г.) преобразуемые далее с помощью ЦАП 1 в аналоговые эквиваленты. Таким образом формируются числовая 8(1) и соответствующая ей аналоговая С функции, представляющие собой чередование восходящих и нисходящих участков, так сопроягающихся друг с другом, что среднее значение Сь(С), выделяемое фильтром 2, является периодической .функцией с частотой 1 = Г а/2 Ь, Высокочастотная пилообразная составляющая С(С), спектр которой сосредоточен вблизи опорной частоты Е легко подавляется фильтром 2, так как на практике 1 д Й,Несложно так 6же выделить первую гармонику сигнала Сц(С), если верхнюю частоту Г среза фильтра 2 выбрать из условия 31 уй г )Гя(вторая и другие четные гармоники сигнала Сэ(г.) отсутствуют).Фильтр 2 может быть выполнен как в виде полосового, так и в виде фильтра нижних частот. В качестве переключателя 10 можно использовать одноразрядный мультиплексор.Величина фазового сдвига пилообразной ступенчатой функции х(С) (как отмечалось выше) зависит от приращения 41 модулирующего цифро= д/х = Ь/амас а Манипуляция первым (старшим) разрядом на втором входе сумматора 8 и шиной "Знак" обеспечивает режим 4-позиционной фазовой телеграфии с дискретностью изменения фазы /2. Добавление второго разряда для манипуляции увеличивает количество по 30 зиций до восьми и т.д. При этом. в разряде, следующем эа самым младшим разрядом из числа участвующих в манипуляции, должна быть установлена единица, а в последующих - нули, что необходимо для выполнения условия (1),35 Учитыная, кроме того, условие (2), необходимо, чтобы число разрядов кода, участвующих в манипуляции не преньппало 40(3) Как правило, в а, а требуемое количество позиций - несколько единиц, и ограничения (2) и (3) не являются жесткими.При использовании изобретения в режиме фазоной модуляции, когда кодаппроксимирует соответствующий ана" логовый процесс и нормируется относительно требуемого индекса модуляции, в старшем разряде кода устанавливается единицаа остальные (младшие) разряды или их часть (н зависимости от требуемого индекса модуляции) и шина "Знак" используются для получения фазовой модуляции.Максимально достижимое отклонение 50 55 3 1254 ного сигналаи равна л(, =2 =2л /. Сдвиг фазы выходного сигнала С(Т) н два раза меньше (за счет увеличения периода вдвое) и равен л(у:л/. При изменениях (1 в пределах числа я фаза выходного сигнала получает приращения в пределахрадиан, Поскольку полярность функции Сэ(1) может устанавливаться подачей соответствующего логического 10 уровня на шину "Знак", пределы управления фазой расширяются до полного периода, т. е. - Тл (ри,При использовании синтезатора частот в режиме многопозиционной 15 фазовой телеграфии приведенные ограничения числовых значений кода у по (1) определяют максимальное количество позиций, которое не должно превышать 20 57 б 4фазы при этом (когда участвуют всеразряды, кроме старшего) составляеткак вытекает из (1),Ммакс2ОЪ+ "У Синтезатор частот обеспечиваетпрактически безынерционное управлениефазой сигнала с высокой точностью,определяемой разрядностью ЦАП 1.При 10-разрядном ЦАП 1, например,юпогрешность не превышает +71/20,003 рад О 2Формула изобретенияСинтезатор частот, содержащий последовательно соединенные мультиплексор, цифроаналоговый преобразователь и фильтр, последовательно соединенные блок деления кодов, первый накапливающий сумматор и второй накапливающий сумматор, а также триггер, кодовый вход второго накапливающего сумматора соединен с вторым кодовым выходом блока деления кодов, второй кодовый вход первого накапливающего сумматора объединен с первым кодовым входом блока деления кодов и является входом делителя синтезатора частот, второй кодовый вход блока деления кодов является входом делимого синтезатора частот, тактовый вход блока деления кодов объединен с тактовыми входами первого и второго накапливающих сумматоров и является опорным входом синтезатора частот, о т л .и ч а ю щ и й с я тем, что, с целью обеспечения возможности управления фазой выходного сигнала, между выходом второго накапливающего сумматора и первым кодовым входом мультиплексора введены после-. довательно соединенные сумматор кодов и блок элементов НЕ и также введен переключатель, выход которого соединен с управляющим входом мультиплексора, второй кодовый вход которого подключен к выходу сумматора кодов, выход переполнения которого соединен с входом триггера, прямой и инверсный выходы которого подключены соответственно к первому и второму входам переключателя, при этом управляющий вход переключателя и второй вход сумматора кодов являются соответственно входом упранления знаком и входом управлениЯ неличиной ,фазового сдвига синтезатора частот.