Цифровой демодулятор сигналов фазовой модуляции

СОЮЗ С 08 ЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 5 4 Н 04 1. 27/22М АНИЕ ИЗОБРЕТЕН Ь.,1 1; 4-09 щениями для приема сигнал тельной ФМ со сменой фазы передачи информационной и типа "О". Повышается поме тиос моменты ть от им ьсных помехэлемент Иов, генерачетчики 5 ииггер 12, Цем счетчикарегистра 7АЮЩЕЕ ИЛИ лятор содерживатель 2 сигналной частоты, сщий блок 8, тргается введенигеров 9 и 10,элемента ИСКЛЮЧ ЦИИие относится кбыть использовена дискретным осооб СУДАРСТ 8 ЕННЫЙ КОМИТЕТ ССС 0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ВТОРСНОМ,Ф СВИДЕТЕЛЬС(2) 3869126/ (22) 21 .03 .85 (46) 23.08,86 (72) В.А.Грот (53) 62.394.6 (56) Авторско У 926786, кл. (54) ЦИФРОВОЙ ФАЗОВОЙ МОДУЛЯ (57) Изобрете связи и может в системах об Бюл.М 31и В.НЛуравлев2(088,8)свидетельства СССН 04 Ь 2/22 ь 198ДЕМОДУЛЯТОР СИГНАЛ осылк ихоустойчи- Демоду 1, формиротор 3 опор 6, решаюель дости 4, тригсдвига,11. 1 ил.Изобретение относится к технике. связи и может использоваться в системах обмена дискретными сообщениями для приема сигналов относительной фазовой модуляции со сменой фазы в моменты передачи информационной посылки типа "0".Цель изобретения - повышение помехоустойчивости от импульсных помех.На чертеже изображена структурная электрическая схема предложенного цифрового демодулятора сигналов фазовой модуляции.Цифровой демодулятор содержит элемент И 1, формирователь 2 сигналов, генератор 3 опорной частоты, третий 4, первый 5, второй 6 счетчики, регистр 7 сдвига, решающий блок 8, второй 9 и третий 10 триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый триггер 12.Цифровой демодулятор работает следующим образом.Генератор 3 формирует частоту , равную М Г, где Г - частота передачи информации на линии связи. Сигнал с линии связи, проходя через формирователь 2 сигналов, поступает на информационный вход регистра 7 сдвига, который выполняет функцию задержкиК входного сигнала на= - Т Т2 оп оп1/Г, ), и на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 11 происходит сложение входного и сдвигового сигналов.На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 формируется сигнал, не зависимый от вица входного сйгнала. При приеме информационного символа, равного "1", на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 длитель- ность сигнала не превышает длительности импульсных помех или краевых искажений. При приеме информационного символа, равного "0", на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 длительность сигнала в среднем равна Т/2 и может отклоняться от указанной величины на длительность импульсных помех или краевых искажений. Для .достверного .приема информации необходимо правильно установить значение о и Т . Фри длительности сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, меньшей о , принимается рещение о приеме "1", иначе "О",5 О 15 20 25 30 35 40 45 50 5 Выбор этого значения производится вместе с выбором отношения наосновании анализа искажений и помехна линиях связи. В предлагаемомустройстве 1/Р = 32, и = 12. Дляустранения необходимости анализафронта принимаемого сигнала необходимо обеспечить постоянную подсинхронизацию формирователя тактовыхприемных сигналов на основании анализа принимаемой информации, Закритерий подсинхронизации выбранадлительность отрицательного уровняна выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ11, равная 16Т.Сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 стробируется на входесчетчика 4 сигналами. Счетчик4 подсчитывает значение по и нарешающем блоке 8 формируется выходной информационный сигнал, отрицательное значение которого соответствует по12.Счетчик 4 рбнуляется каждый разпри возникновении такта принимаемойинформации. Такты принимаемой информации на выходе 13 формируютсяна счетчике 5 каждый 32 Т наопдлительность половины такта, запоминаются на триггере 9 и сбрасываютсчетчик 4, Информация на выходерешающего блока 8 достоверная поперепаду тактового сигнала на выходе 13 из состояния логической "1"и состояние логического "0" запоми-.нается на триггере 12. Таким образом, на информационном выходе 14устройства получаем демодулированныйсигнал.Реализация подсинхронизацниформирователя тактовых приемныхсигналов на основании анализа принимаемой информации следующая:счетчик 5 - формирователь тактовыхприемных сигналов обнуляется при обнаружении указанного критерия т.е,обнаружения отрицательного сигналана выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ11 длительностью 16 Топ ),Обнуление осуществляется сигналомдлительностью Т /2 с выхода триггера 10, который взводится перепадомиз состояния логического "0" в состояние логической "0" сигнала с выхода счетчика 6. Счетчик 6 обнаруживает критерий подсинхронизации, таккак его счет разрешается только приотрицательном уровне на выходе элемента ИСЮ 1 ЮЧАКИ 1 ЕЕ ИЛИ 11.Составитель Н.ЛазареваРедактор А.Козориз Техред И.Верес Корректор В.Бутяга Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб., д,4/5Заказ 4632/58 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 Формула изобретения Цифровой демодулятор сигналов фазовой модуляции, содержащий генератор опорной частоты, выход которого соединен с объединенными первыми входами первого и второго счетчиков, решающий блок, выход которого соединен с первым входом первого триггера выход которого является информационным выходом, элемент И, формирователь сигналов, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости от импульсных помех, в него введены третий счетчик, второй и третий триггеры, регистр сдвига и элемент, ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход генератора опорной частоты соединен с первыми входами элемента И, регистра сдвига, второго и третьего триггеров, выход формиро 52965 4вателя сигналов соединен с вторымвходом регистра сдвига и первымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходомрегистра сдвига, прямой выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен свторым входом второго счетчика, инверсный выход элемента ИСКЛЮЧАЮЩЕЕИЛИ соединен с вторым входом элемен та И, выход которого соединен с первым входом третьего счетчика, выходыкоторого соединены с соответствующимивходами решающего блока, выход первого счетчика соединен с вторыми 15 входами первого и второго триггеров,выход второго счетчика соединен свторым входом третьего триггера,выход которого соединен с вторымвходом первого счетчика, выход второ го триггера соединен с вторым входомтретьего счетчика.