Устройство для контроля дешифратора

(9) (И 06 Р 1/1 г . ку; д ОПИСАНИЕ ИЗОБРЕТЕНМ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ния(57) Изобретени ти цифровой выч и может быть ис нающих устройст ресных трактов устройствах ко е относится к обласнслительной техники пользовано в заломивах при контроле ади в многоканальных ммутации. Целью устГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯРАТОРА ройства является повышение достоверности контроля. Сигналы с выхода:контролируемого дешифратора устанавливают в единичное состояние соответствующие триггеры группы блокасравнения и через первый элемент ИЛИопрашивает дублирующий дешифратор,информационные входы которого обьединены с информационным входомконтролируемого дешифратора. Выходыдублирующего дешифратора устанавливают в нулевое состояние соответстгвующие триггеры группы блока сравнения. После этого через элемент задержки анализируется состояние группы триггеров.При ненулевом состояниитриггеров формируется сигнал неисправности. 1 ил.15 20 40 Если дешпфраторы 2 и 3 работают правильно, то к моменту поступления сигнала ца второй вход первого элемента И группы 11 с выхода элемента 8 задержки все триггеры группы 1 О будут находиться в нулевом состоянии Изобретение относится к пифроной вычислительной технике и может быть использовано в запоминающихустройствах и многоканальных устройствах коммутации, 5Цель изобретения. - повышениедостоверности контроля.На чертеже приведена функциональная схема устройства для контролядешифратора и подключенный к нему 1 Окоцтролирумый дешифратор.Приняты следующие обозначения:регистр 1, контролируемый 2 и дублирующий 3 дешифраторы, элемент И 4,триггер 5 неисправности, элементыИЛИ 6 и 7, элемент 8 задержки, блок9 сравнения, группа 10 триггеровблока 9 сравнения, группа 11 элементов И блока 9 сравнения, тактовый вход 12 устройства, информационный вход 13 устройства, выход 14неисправности устройства, установочный вход 15 устройства,Устройство работает следующимобразом. 25дешифрируемый код с информационного входа 13 устройства поступаетца регистр 1, с выхода которого поступает на информационные входы контролируемого 2 и дублирующего 3 дешифраторов. Сигнал опроса поступаетс тактового входа 12 устройства напервый вход элемента И 4. В исходном состоянии триггер 5 неисправности находится в нулевом состоянии,35поэтому сигнал опроса проходит через элемент И 4 на стробирующийвход контролируемого дешифратора 2и единичный вход триггера 5 неисправности, запрещая прохождение очередного импульса опроса.Сигнал с выхода контролируемогодешифратор 2 устанавливает в единичное состояние соответствующий триггергруппы 10 и через первый элементИЛИ 6 поступает на стробирующий входдублирующего дешифратора 3 и элемента 8 задержки.Сигнал с выхода дублирующего дешифратора 3 устанавливает в нулевоесостояние соответствующий триггергруппы 1 О,и сигнал с выхода элемента 8 задержки пройдет через последовательно соединенные элементы И группы 11 навход второго элемента ИЛИ 7 и установит в нулевое состояние триггер неисправности, Таким образом, разрешается прохождение очередного сигнала опроса через элемент И 4.В том случае, когда один из дешифраторов 2 и 3 неисправен, сигналы у них могут формироваться на разных выходах. При этом один из триггеров группы 10, установленный вединичное состояние сигналом с выхода дешифратора 2, не будет сброшенв нулевое состояние сигналом с выхода дешифратора 3. Сигнал с выходаэлемента 8 задержки не пройдет наустановку в нулевое состояние триггера 5 неисправности. На выходе 14неисправности устройства при этомформируется нулевой ситналговорящий о неисправности дешифратора, идальнейший опрос дешифратора 2 будетзапрещен до того момента, пока триггер 5 неисправности не будет установлен в нулевое состояние сигналомначальных установок по установочному входу 15 устройства.Если неисправность контролируемого дешифратора 2 приводит к отсутствию сигналов на его выходах, то и вэтом случае триггер 5 неисправности останется в единичном состоянии,поскольку будет отсутствовать сигнал на выходе первого элементаИЛИ 6.Выбранная структура блока 9 сравнения позволяет обнаружить короткие импульсные помехи, возникающиена выходах контролируемого дешифратора 2 в интервалах между сигналами опроса.Состояние триггеров группы 10блока 9 сравнения позволяет определить неисправный выход контролируемого дешифратора 2,Формула изобретенияУстройство для контроля дешифратора, содержащее дублирующий дешифратор, блок сравнения и элемент И, причем группа выходов дублирующего дешифратора соединена с первой группой информационных входов блока сравнения, вторая группа информационных входов которого соединена с группой выходов контролируемого деЗаказ 4621/49 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д,4/5Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4 шифратора, информационный вход дублирующего дешифратора объединен с информационным входом контролируемогодешифратора, первый вход элемента Иявляется тактовым входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения достоверностиконтроля, в него введены два элемента ИЛИ, триггер неисправности,элемент задержки и регистр, блок 1 Осравнения содержит группу триггерови группу элементов И, причем нулевые и единичные входы всех триггеров группы блока сравнения являютсясоответственно первой и второй груплами информационных входов блока,инверсные выходы триггеров группыблока сравнения соединены с первыми входами соответствующих элементовИ группы блока сравнения, выход элемента И соединен со стробирующимвходом контролируемого дешифратораи единичным входом триггера неисправности, инверсный выход которогосоединен с вторым входом элемента И 25 и является выходом неисправностиустройства, выход первого элементаИЛИ соединен со стробирующим входомдублирующего дешифратора и входомэлемента задержки, вьмод которого соединен с вторым входом первого элемента И группы блока сравнения,выход последне о элемента И группыблока сравнения соединен с первымвходом второго элемента ИПИ, выходкоторого соединен с нулевым входомтриггера неисправности, второй входвторого элемента ИЛИ является установочным входом устройства, информационный вход регистра является информационным входом устройства, информационный выход регистра соединенс информационным входом дублирующего дешифратора, группа входов первого элемента ИПИ соединена с группой выходов контролируемого дешифрдтора, в блоке сравнения выход каждого предыдущего элемента И группысоединен с вторым входом последующего элемента И группы.