Аналого-цифровое вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ)РЕСПУБЛИК. 9) 06 Д 3/00, С 06 С ИСАНИЕ ИЗОБРЕТЕ Я ТЕЛЬСТ ТОРСНОМУ И, счетпервые нформаормацион льсов. сравнения, триггер, элементчик импульсов, вход запускаи вторые группы аналоговыхционных входов, цифровой инфнь)й вход, шину тактовых импПри запуске триггер устанавлся в "1", и на счетный вход ва счетчик импульсов через элимпульсы тактовойменно начинается и пряжения с первой г момент равенства на да интегратора и ди усилителя сигнал с сравнения сбрасывае Код на выходе счетч порционален относит напряжений. Введени ключей, регистра, м торов, дифференциал и интегратора, а та между элементами ус чило достижение пос ли. 1 ил. ика прельно ом п иост е в устройствоасштабных резисьного усилителякже новые связитройства обеспетавленной цеГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(56) Авторское свидетельство СССРВ 604004, кл. С 06 С 7/16, 1976.Авторское свидетельство СССРУ 746603, кл. С 06 1 3/00, 1980.(57) Изобретение относится к аналого-цифровой вычислительной технике,но может быть применено также в измерительных системах. Цель изобретения - расширение функциональныхвозможностей устройства за счет выполнения операции деления алгебраической суммы сигналбв на сумму сигналов. Устройство содержит две группы ключей, регистр, две группы масштабных резисторов, дифференциальный усилитель, интегратор, элемент мент И поступаютастоты. Одновретегрирование наруппы ключей. Впряжений с выхофференциальноговыхода элементат триггер в 0Изобретение относится к областианалого-цифровой вычислительнойтехники и может быть применено визмерительных системах,Целью изобретения является расширение .функциональных возможностейустройства за счет выполнения операции деления алгебраической суммысигналов на сумму сигналов,На чертеже приведена структурнаясхема аналого-цифрового вычислительного устройства.Устройство содержит две группыключей 1 и 2, регистр 3, две группымасштабных резисторов 4, дифференциальный усилитель .5, интегратор 6,элемент 7 сравнения, триггер 8,элемент И 9, счетчик 10 импульсов, вход11 запуска, первые и вторые группыаналоговых информационных входов12 и 13, цифровой информационныйвход 14, шину 15 тактовых импульсов.Устройство работает следующимобразом,В исходном состоянии триггер 8находится в состоянии логического"О", поэтому интегратор 6 сброшени сигналы тактовой. частоты с шины15 на счетный вход счетчика 10 непоступают. При подаче на вход 11запуска импульса триггер 8 устанавливается в. "1", на счетный входсчетчика 10 через элемент И 9 поступают импульсы тактовой частоты. Одновременно начинается интегрирование напряжения Пинтегратором 6.Напряжение Бе, равно ПЕ 1+ 1 ч ++ Цьгде Б; - напряжения на первой группеаналоговых входов 12 устройства.При этом напряжения или их комбинация, которые подаются на вход интегратора 6, определяются кодом ссоответствующих выходов регистра 3,которые управляют ключами 1,Напряжение на выходе интегратора 6 изменяется по закону Б(С)= Бе, 1/, где- постоянная времени. В момент временинапряжениеП(С) станет равным напряжению П-П и сигналом с выхода элемента 7Е 2сравнения триггер 8 устанавливаетсяв 10 ф.Напряжение Б 2 равноВыбор напряжений для суммирования определяется кодом с регистра 3, подаваемым на управляющие входы ключей 2. Записанный в счетчик 6 код 5 равен Е 1 где Г - тактовая частота, т.е. он 10 пропорционален относительной разности напряжений П, и ППредлагаемое устройство в зависимости от кода с регистра 3 позволяет производить операции над раз личными переменными или над их суммами. Так, например, можно получитькод в счетчике 6, пропорциональныйдругих комбинаций. 25 формула изобретения Аналого-цифровое вычислительноеустройство, содержащее последовательно включенные элемент сравнения,триггер, элемент И и счетчик импульсов,выход которого является цифровыминформационным выходом устройства,вход сброса счетчика объединен сдругим установочным входом триггера 35 и является входом запуска устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей за счет выполнения операции деления алгебраической 40 суммы сигналов на сумму сигналов,оно содержит регистр, две группыключей, две группы масштабных резисторов, интегратор и дифференциальныйусилитель, выход которого подклю чен к первому входу элемента сравнения, подсоединенного вторым входомк выходу интегратора, информационный вход которого соединен с инвертирующим входом дифференциального 50 усилителя и через масштабные резисторы первой группы подключен к выходам ключей первой группы, входы которых подключены к первой группеаналоговых информационных входов 55 устройства, неинвертирующий входдифференциального усилителя черезмасштабные резисторы второй группыподключен к выходам ключей второйставитель А. Масловхред В.Кадар Корректор И. Муск дактор Л. Гратиллказ 4327/51 аж 6 Подписное ВНИИПИ Государственн по делам изобретен13035, Москва, Ж, Ра о комитета и открытии кая н роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,группы, входы которых подключены квторой группе аналоговых информационных входов устройства, входсброса интегратора Соединен с выходом триггера, другой вход элемента И подключен к шине тактовых им 1 249550 4пульсов устройства, управляющие вхо.ды ключей обеих групп подключенык соответствующим информационным выходам регистра, информационный входкоторого является цифровья информационным входом устройства.