Устройство для воспроизведения запаздывающих функций

(59 4 С 06 С 7/ ПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИЙ(54) УСТРОЙСТВО ЗАПАЗДЫВАЮЩИХ фУ (57) Изобретение тельной технике. аналого-цифровой триггеры 8,и 13,относится к вычислиУстройство содержитпреобразователь 7,генератор 9 тактовых ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ленинградский ордена Ленина электротехнический институт,им. В.И.Ульянова (Ленина)(56) Авторское свидетельство СССРУ 1173424, кл. С 06 С 7/26, 1983.Авторское свидетельство СССРВ 1168973, кл. С 06 С 7/26, 1984.Авторское свидетельство СССРВ 1107293, кл. Н б 3 К 13/02,С 06 1 1/00, 1982. импульсов, блок 10 оперативной памяти, мультиплексоры 11 и 15, цифровой элемент 12 сравнения, элементы И 14 и ИЛИ 19, счетчик 16 адреса, регистр 17 и цифроаналоговый преобразователь 18. Работа устройства основана на записи в блок 10 оперативной памяти последовательности цифровых отсчетов входной аналоговой величины, поступающей на вход 2, и считывания в регистр 17 информации из ячеек блока 10, выбираемых с соответствующим сдвигом по коду адреса. Упрощение устройства достигается на основе использования общего счетчика 16 адреса, который в началь- а ные моменты времени формирует адреса записи отсчетов в блок 1 О оперативной памяти, а после достижения необходимого запаздывания используется для формирования адресов записи и считывания отсчетов. Такая организация 1 процесса работы позволяет исключить юавторой счетчик адреса и адресный ком- ф .мутатор. 1 ил. Вь12495 30 Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах и устройствах автоматики5Целью изобретения является упрощение устройства.На чертеже изображена блок-схемаустройства для воспроизведения запаздывающих функций,Устройство содержит шину 1 вводакода начальных условий, вход 2 устройства, шину 3 управления записьюначальных условий, шины 4 и 5 управления запуском и остановом устройства, шину 6 ввода кода времени задержки, аналого-цифровой преобразова-.тель (АЦП) 7, первый триггер (ТГ) 8,генератор 9 тактовых импульсов (ГТИ),блок 10 оперативной памяти (БОП), 20первый мультиплексор 11, цифровойэлемент 12 сравнения (ЦЭС), второйтриггер 13, элемент И 14, второймультиплексор 15, счетчик 16 адреса,регистр 17, выходной цифро-аналоговыйпреобразователь (ЦАП) 18, элемент ИЛИ19 и выход 20 устройства,Устройство функционирует в двухрежимах: 1 Подготовка" и "Воспроизведение".В режиме Подготовка сигнал"Стоп" с шины 5 поступает на входтриггера 8 и обнуляет его, Сигнал свыхода триггера 8 обнуляет триггер 13и счетчик 16 адреса, блокирует рабо- З 5ту ГТИ 9 и переключает мультиплексоры 11 и 15, Установленный к этомувремени код начальных условий с шины1 через мультиплексор 11 поступает наинформационный вход регистра 17. С 40шины 3 подается синхросигнал "Записьначальных условий", который черезмультиплексор 15 поступает на входразрешения записи регистра 17, управляя занесением кода начальных условий 45в регистр 17. Выходной код регистра17 поступает на вход ЦАП 18, на выходе 20 которого формируется напряжение начальных условий.В режиме Воспроизведение" сигнал 50"Старт" поступает на шину 4 устройства и устанавливает триггер 8 в единичное состояние. Выходной сигналтриггера 8 разрешает работу генератора 9 и устанавливает мультиплексоры 11 и 15 в такое положение, при котором выход блока 10 оперативной памяти подключается к информационному 46 2входу регистра 1/, а выход элемента И 14 - к входу разрешения записи это. го регистра.С выхода генератора 9 на вход запуска преобразователя 7 поступают синхроимпульсы, управляющие циклами преобразования аналогового напряжения, поступающего на вход 2 устройства, в цифровой код, Завершение каждого цикла преобразования аналогового напряжения сопровождается появлением сигнала "Готовность данных" на втором выходе АЦП 7. Этот сигнал поступает на вход управления БОП 10 и устанавливает его в режим записи или чтения (фронт сигнала устанавливает БОП 10 в режим записи). Сигнал "Готовность данных поступает также на счетный вход счетчика 6 адреса,Таким образом, по фронту сигнала "Готовность данных" происходит запись цифрового кода входной аналоговой величины в БОП 10 по.адресу, определяемому текущим состоянием счетчика 16 адреса, а по срезу этого сигнала происходит увеличение текущего состояния счетчика 16 на единицу, Выполнение этих операций обеспечивает запись цифровых кодов входной. аналоговой величины в последовательные ячейки БОП 10,Считывание информации из блока 10 происходит также из последовательных ячеек,. начиная с нулевой, но с задержкой на число тактов, задаваемое кодом, поступающим на шину 6 устройства. При этом информация из БОП 10 поступает на информационный вход регистра 17 через мультиплексор 11, а ее прием в регистр 17 синхронизируется выходными импульсами элемента И 14, поступающими на вход разрешения записи регистра через мультиплексор 15. Адрес ячейки БОП 10, из которой считывается информация, определяется текущим содержимым счетчика 16.Режим "Задержка", заключающийся в считывании из блока 10 отсчетов входного сигнала через И, (И - код времени задержки на шине 6 устройства) тактов,синхросигнала, реализуется следующим образом, Первые (И 1 - 1) тактов сигнала "Готовность данных обеспечивают запись преобразованных в цифровую форму отсчетов входного аналогового сигнала в последовательные ячейки БОП 10. По срезу И -го тактового сигнала Готовность данных" происходит кратковременное изменение1249546 10 15 20 рого триггера, при этом входы уста, новки и сброса первого триггера псдключены к шинам управления запусксм . и остановом устройства, о т л и ч аю щ е е с я тем, что, с целью упро 30 Формула изобретения 35 40 Составитель С,Казинов Техред В.Кадар Корректор М,Самборская Редактор Л.Гратилло Заказ 4327/51 Тираж 671ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 состояния счетчика 16 адреса. Значение выходного кода счетчика 16 становится равным коду, установленному на шине 6 устройства. Срабатывает цифровой элемент 12 сравнения, выходной сигнал которого устанавливает в единичное состояние триггер 13 и через элемент ИЛИ 19 поступает на счетчик 16, обнуляя его. В результате выходной код счетчика 16 задает адрес первой считываемой ячейки БОП 10.Блок 10 переходит в режим считывания данных, запись которых в регистр 17 синхронизируется импульсами генератора 9, поступающими через открытый триггером 13,элемент И 14 и мультиплексор 15 на вход разрешения записи регистра 17; После завершения считы-. вания из блока 10 в регистр 17 производится запись следующего (И +1)-.го отсчета входного аналогового сигнала в блок 10 по адресу только что считанной ячейки.Таким образом, предлагаемое устройство позволяет упростить техническую реализацию задержки входного ана. логового сигнала за счет использования только одного адресного счетчика и исключения адресного коммутатора,Устройство для воспроизведения запаэдывающих функций, содержащее аналого-цифровой преобразователь, подключенный информационным входом к входу убтройства, входом запуска - к выходу генератора тактовых импульсов и первому входу элемента И, кодовым выходом - к информационному входу блока оперативной памяти, а выходом сигнала окончания преобразования -к счетному входу счетчика адреса, со" единенного выходом с первым входом цифрового. элемента сравнения, второй вход которого подключен к шине ввода кода времени задержки устройства, причем вход запуска генератора тактовых импульсов соединен с выходом первого триггера, входом сброса второго триггера и с управляющими входами,одвух мультиплексоров, первый иэ которых подключен первым и вторым информационными входами к шине ввода кода начальных условий устройства и выходу блока оперативной памяти соответственно, а выходом - к информационному входу регистра, соединеннного выходом с входом выходного цифроаналогового преобразователя, а входом разрешения записи - с выходом второго .мультиплексора подключенного первым информационным входом к шине управления записью наЧальных условий устройства, а вторым информационным входом - к выходу элемента И, второй25 вход которого соединен с выходом цтощения устройства оно содержит элемент ИЛИ, соединенный первым входом с выходом первого триггера, вторым входом - с выходом цифрового элементасравнения и входом установки второготриггера, а выходом - с входом обнуления счетчика адреса, подключенного выходом к адресному входу блока оперативной памяти, соединенного входом управления записью и чтением с выходом сигнала окончания преобразования аналого-цифрового преобразователя.