Устройство для воспроизведения цифровых сообщений

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 1)4 С 11 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 25 учно-исследовательовещательного приеА.С. Попова и Севек политехнический В.И Ефимов,мрай Обобщенные касСвязь, 1976,ошрасС с 11 яссошропепят.4,ФЗ,опс982,(54)(57) УСТРОЙСТВО ДЛЯДЕНИЯ ЦИФРОВЫХ СООБЩЕНИЙблок детектирования, подвходом к входной шине идом через сдвигающий ре ВОСПРОИЗВЕсодержа юченный и эл рования и выходом чере м вход ент задержки с маркирервого декодера. ервым выхостр к входу ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Всесоюзный наский институт радима и акустики им,ро-Западный заочньинститут(56) Блох Э.Л. и дкадные коды. - М.с. 110-112.Мап 11 Р. 1 С яйесойегя. - Е 1 есСгапй арр 1 дсахоп, 1р131-141. ЯО 1243027 буферного регистра, соединенного выходами с входами преобразователя кода, выход которого через блок регистров подключен к входам буферногозапоминающего устройства, первогои второго декодеров и выходного регистра, выход которого соединен с выходной шиной, а маркирующий выходпервого декодера подключен через первый элемент задержки к маркирующемувходу второго декодера, о т л и -ч а ю щ е е с я тем, что, с цельюснижения погрешности воспроизведения,в него введены элемент сравнения,элемент ИЛИ и второй элемент задержки,причем элемент сравнения подключенпервыми и вторыми входами соответственно к входам и выходам преобразователя кода и выходом к одному входуэлемента ИЛИ, другим входом соединенного с вторым выходом блока детекти10 неравномерности поступления из канала 1 124Изобретение относится к области записи информации на носитель, аименно к устройствам для воспроизведения цифровых сообщений.Цель изобретения - снижение погрешности воспроизведения.На чертеже приведена схема устройства для воспроизведения цифровых сообщений.Устройство для воспроизведения цифровых сообщений содержит блок 1 детектирования, подключенный входом к входной шине 2 и первым выходом через сдвигающий регистр 3 к входу буферного регистра 4, соединенного выходами с входами преобразователя 5 кода, выход которого через блок 6 регистров подключен к входам буферного запоминающего устройства 7, первого Я и второго 9 декодеров, и выходного регистра 10, выход которого соединен с выходной шиной 11. Маркирующий выход первого декодера 8 под - ключен через первый элемент 12 задержки к маркирующему входу второго декодера 9, Кроме того, устройство содержит элемент 13 сравнения, элемент ИЛИ 14 и второй элемент 15 задержки, причем элемент 13 сравнения подключен первыми и вторыми входами соответственно к входам и выходам преобразователя 5 кода и выходом к одному входу элемента ИЛИ 14, другрм входом соединенного с вторым выходом блока 1 детектирования и выходом через второй элемент 15 задержки с маркирующим входом первого декодера 8.Устройство работает следующим образом.Принимаемый по входной шине 2 сиг - нал демодулируется блоком 1 в последовательность элементов канального кода, поступающих на сдвигающий регистр 3, осуществляющий преобразование последовательного кода в параллельный, причем если в сигнале стирания нет, то на информационном выходе блока 1 формируется последовательность двоичных сигналов, при наличии стирания в случае неопределенности значения двоичного сигнала) на маркирующий выход выдается маркирующий сигнал. На информационный выход при этом блок 1 выдает нулевые элементы канального кода.При накоплении в регистре 3 полной комбинации канального кода она переписывается в буферный регистр 4 и затем преобразуется преобразоватеЗО 27 2 лем 5 кода в соответствующий кодовыйсимвол, На выходе преобразователя 5кода вырабатываютсямногоразрядныеэлементы полл Галуа., являющиеся символами кода, обнаруживающего и исправллющего ошибки, например кода РидаСолокона. Эти символы передаются поблочно на входы блока 6 регистров,которые используются для компенсации кодовых символов. Одновременно элемент 13 сравнения определяет, являются ли кодовые комбинации рабочими, ав случае выявления запрещенных, не 15 рабочих комбинаций избыточного канального кода она выра.батывает длясоответствующих символов маркирующийсигнал, характеризующий эти символыкак ошибочные, который, как и маркирующий сигнал, передается через элемент ИЛИ14, через второй элемент15 задержки на маркирующий вход первого декодера 8.Выявление нерабочих комбинаций25 осуществляется путем Фиксации появления на. выходе преобразователя 5 ко -да нулевого символа при условии,чтоканальная кодовая комбинация на входе преобразователя 5 кода отличнаот комбинации, соответствующей нулевому сигналу. Из блока б регистровс постоянной тактовой частотой символы передаются в буферное запомина -ющее устройство 7, в котором кодовыесимволы перемещаются с целью исправ 35ления пакетов ошибок.Из запоминающего устройства с фиксированным временем задержки кодовыесимволы поблочно передаюгся в декодер8, в котором на основании вычисленияи анализа синдромов и учета маркирующих сигналов определяется наличиев кодовом блоке до перемежения символов с ошибками; эти ошибки исправляютсл, и символы передаются обратнов буферное запоминающее устройство 7,При большом числе опйбок и невозможности их локализации и исправленияв первом декодере 8 последний возвращает в запоминающее устройство 7 неисправленные символы и одновременнодля всех неисправленных символов кодового блока, как ненадежных, выдаетпервый элемент 12 задержки маркирующие сигналы,55Во второй декодер 9 символы послеперемещения поступают поблочно иззапоминающего устройства 7 также сфиксированным времеяем задержки, оп12430 ределяемым принятым законом перемещения. Одновременно в декодер 9поступают из первого элемента 12соответствующие этим символам маркирующие сигналы. Второй декодер 9также на основании вычисления и анаСоставитель В. ДобровольскийТехред М.Моргентал Корректор А, Тяско Редактор В, Петраш Заказ 3711/52 Тираж 543 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.,д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 лиза синдромов и учета маркирующихсигналов определяет наличие в кодовом блоке символов с ошибками,исправляет их и передает исправленными в 1 Озапоминающее устройство 7, из которого через выходной регистр 10 последовательность символов с оченьмалой вероятностью в них ошибок передается на выходящуюшину 11. 27 4Как видно, управление блоками предлагаемого устройства осуществляется с помощью блока, который (не показан) вырабатывает сигналы опорной тактовой частоты, являющиеся синхронизирующими сигналами, поступающими во все узлы и обеспечивающими их синхронную работу, Кроме того, в блоке управления вырабатываются управляющие сигналы для записи информации в буферное запоминающее Устройство 7.Использование изобретения позволяет существенно снизить погрешность воспроизведения цифровых сообщений по сравнению с базовым объектом.