Устройство задержки

1 124Изобретение относится к.импульсной технике и может быть использовано для формирования задержанных импульсов.Цель изобретения - расширение области применения за счет исключения зависимости величины задержки от скважности входных импульсов и увеличения крутизны Фронта выходного импульса.На фиг. 1 приведена схема предлагаемого устройства задержки;на фиг.2 - диаграммы напряжений в соответствую щих точках устройства, поясняющие его работу.Устройство задержки содержит логический элемент И-НЕ 1 времязадающий конденсатор 2, диод 3, компаратор 4, ключевой элемент 5, делитель .6 напряжения, состоящий из резисторов 7 и 8. Первый вход логического элемента И-НЕ 1 подключен к входной, шине 9 и к катоду диода 3, анод которого соединен с вторым входом логического элемента И-НЕ 1 и с выходом ключевого элемента 5,выход 10 логического элемента И-НЕ 1. через время- задающий конденсатор 2 соединен с сигнальным входом, а через компаратор 4 с управляющим входом ключево го элемента 5, делитель 6 напряжениявключен между входной и общей шиной, причем средняя точка делителя 6 подключена к второму входу компаратора4,выход 11 которого является выходомустройства.Устройство задержки работает следующим образом.В исходном состоянии на входнойшине 9 присутствует уровень логического "0" (фиг. 2, интервал времени С - С). При этом на выходе 10 логического элемента И-НЕ 1 устанавливается уровень логической "1", навыходе 11 компаратора 4 - уровень логического "0", при этом ключевойэлемент 5 находится в открытом состоянии, а конденсатор 2 заряжен до уровня логической. "1".При поступлении на входную шинууровня логической " 1" (фиг. 2, момент времени й ), диод 3 запирается,конденсатор 2.начинает заряжатьсячерез входную и выходную цепь логического элемента И-НЕ 1, который приэтом охвачен глубокой отрицательной обратной связью через конденсатор 2и открытый ключевой элемент 5. Вслед-ствие глубокой обратной связи напря 1440 2жение на выходе 10 логического элемента И-НЕ 1 уменьшается по линейному закону (фиг. 2, участок А-Б).Когда напряжение на выходе 10 логического элемента И-НЕ 1 уменьшитсядо напряжения на втором входе компаратора 4, определяемого уровнемвходного сигнала и коэффициентом деления разистивного делителя 6, на 10 выходе 11 компаратора 4 устанавливается уровень логической "1" (фиг.2,момент времени ,), которым закрывается ключевой элемент 5. ОтрицаВтельная обратная связь логическогоэлемента И-НЕ 1 при этом разрывается и на его выходе скачком устанавливается уровень логического "0".При поступлении на входную шинууровня логического "0" (фиг, 2, мо,мент времени е на выходе 10 логического элемента И-НЕ 1 устанавливается уровень логической " 1" навыходе компаратора 4 с задержкой,обусловленной его быстродействием 25 устанавливается уровень логического"0" (Фиг. 2, момент времени),ключевой элемент 5 замыкается и напервом входе компаратора 4 устанавливается напряжение, до которого З 0 разрядился конденсатор 2, начинающийзаряжаться до уровня логической "1".При этом напряжение на втором входекомпаратора 4, снимаемое с делителяб напряжения, близко к "О", т,е.всегда меньше, чем напряжение на конденсаторе 2 и на первом входе компаратора. 4, что обеспечивает устойчивую работу компаратора 4 в процессезаряда конденсатора 2.40Для устойчивой работы устройствазадержки напряжение на втором входекомпаратора 4, снимаемое с делителя6 напряжения, выбирается равным илибольшим минимального уровня логическои 1Формула изобретенияУстройство задержки, содержащеелогический элемент И-НЕ, времязадающий конденсатор и диод, подсоединенный катодом к входной шине и к первому входу логического элемента И-НЕ, а анодом - к второму его входу, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет исключения зависимостивеличины задержки от скважности вход-, ных импульсов и увеличения крутизны2 оставитель А,Титовехред Л.Олейник Корректор Л.Пилипенко ктор М.Недолуженко Заказ 3612/54 Тираж 816 ВНИИПИ Государственного комит по делам изобретений и отк 035, Москва, Ж, Раушская н,Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 1 фронта выходного импульса, в него введены компаратор напряжений, ключевой элемент, резистивный делитель напряжения, причем выход логического элемента И-НЕ через времязадающий конденсатор соединен с сигнальным входом ключевого элемента, а через компаратор напряжений - с его управ 241440 4ляющим входом, выход ключевого элемента соединен с вторым входом логического элемента И-НЕ между входом и общей шиной включенрезистивный делитель напряжения , выход которого подсоединен к второму входу компаратора напряжений,