Устройство для формирования частотно-манипулированного сигнала

"тт т ЕНИ ЕЛЬСТВ Ж ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРКТЕНИй И ОТКРЦТИй САНИЕ ИЗ Н АВТОРСКОМУ(56) Авторское свидетельство СССР В 786045, кл, Н 04 1, 27/12, 1980.К.йе Вида.СоЬегепг Вешодц 1 аг 1 оп оЕ Ргеоцепсу - БЬдгС - Кеу 1 п 8 ийЬ Оечдаг 1 оп Каг 1 о.1 ЕЕЕ Тгапгасг 1 оп Сошпвпсай 1 оп, чо 1,СОМ, Липе 1972, р. 434.(54): УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАС ТОТНО-МАНИПУЛИРОВАННОГО СИГНАЛА (57) Изобретение относится к радиосвязи. Формируется помехоустойчивый сигнал без разрыва фазы, Устр-во содержит генератор сигналов опорной частоты, два делителя частоты 2, 3, коммутатор 4, управляемый делитель частоты(УДЧ) 5, полосовой фильтр 6, блок выделения сигнала раэностной частоты 7,триггер 8, дешифратор 9. УДЧ 5 содержит четыре триггера 10, 11, 12, 13шесть эл-тов И 4, 15, 16, 17, 18, 19три эл-та ИЛИ 20, 21, 22. Блок 7 содержит два эл-та задержки 23, 24,два эл-та НЕ 25, 26, два эл-та И 27,28, 29. Дешифратор 9 содержит трн элта НЕ 30, 31, 32, два эл-та ИЛИ 33,34, эл-т И 35. На выходе устр-ва формируются бинарные частотно-манипулированные сигналы без разрыва фазыкак с оптимальным индексом манипуляции, обеспечивающим помехоустойчивость приема, так и с др. дробнократным индексом манипуляции, 3 з.п.ф-лы, 1 ил.5 О 5 30 35 4 О 45 50 55 Йзобретение относится к радиосвязи и может быть использовано в устройствах передачи информации.Цель изобретения - формированиепомехоустойчивого сигнала без разрыва фазы,На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства.Устройство для формирования частот"но-манипулированного сигнала содержитгенератор 1 сигналов опорной частоты,первый и второй делители 2 и 3 частоты, коммутатор 4, управляемый делитель 5 частоты, полосовой фильтр 6,блок 7 выделения сигнала разностнойчастоты, триггер 8, дешифратор 9,Управляемый делитель частоты содержит первый, второй, третий и четвертый триггеры 10, 11, 12, 13, первый, второй, третий, четвертый, пятый и шестой элементы И 14, 15, 16,17, 18 и 19, первый, второй и третийэлементы ИЛИ 20, 21 и 22,Блок выделения сигнала разностнойчастоты содержит первый и второйэлементы 23 и 24 задержки, первый ивторой элементы НЕ 25 и 26, первый,второй и третий элементы И 27, 28 и29.Дешифратор содержит первый, второй, третий -элементы НЕ 30, 31 и 32,первый и второй элементы ИЛИ 33 и34, элемент И 35.Устройство работает следующим образом.С выхода генераторасигналовопорной частоты на входы делителя2 и 3 частоты соответственно на шраз и п раз поступает сигнал с частотой Г = ш и П Р где ш = 2, 3,4 а = ш + 1; Р - индекс манипуляции (П 1, 2, 3,), а Р - частота манипуляции. На выходе делителей 2 и 3 частоты соответственнона ш раэ 2 и п раэ 3 формируютсясигналы с частотами Е, = Е /ш,Е = Г/и, которые поступают навходы коммутатора.4 и блока 7 выделения сигнала разностной частоты, впоследнем из сигналов с частотой Е 1и Ы с помощью элементов 23 и 24 за 2держек, элементов НЕ 25 и 26 и элементов И 27, 28 и 29 формируетсякороткий синхроимпульс, соответствующий моменту совпадения фаз сигналов Г, и Г . Данный синхроимпульсподается на первый вход триггера 8,на второй вход которого поступает управляющий сигнал.Синхронизированные управляющие сигналы с выхода триггера 8 поступают на вход управления коммутатором 4. На выходе коммутатора 4 получаем частотно-манипулированный сигнал без разрыва фазы с индексом манипуляции 1) =( 2, 3, 4, ) . Полученный сигнал поступает на вход управляемого делителя 5 частоты, который в зависимости от сигналов управления, приходящих на его входы управления, меняет свой коэффициент деления с 2 на 3, на 4, на 7. Управление управляемым делителем 5 частоты осуществляется с помощью дешифратора 9 под действием команд, приходящих на его входы. 3 Таким образом, на выходе устройства формируются бинарные частотноманипулированные сигналы без разрывафазы как с оптимальным индексом манипуляции, обеспечивающим номехоустойчивость приема, близкую к помехоустойчивости фазоманипулированного3сигнала, так и с другим дробно-кратным индексом манипуляции. Формула изобретения Устройство для формирования частотно-манипулированного сигнала, содержащее генератор сигналов опорной частоты, полосовой фильтр, коммутатор, первый и второй входы которого подключены соответственно к первому и второму входам блока выделения сигнала разностной частоты, выход которого соединен с первым входом триггера, выход которого соединен с управляющим входом коммутатора, при этом второй вход триггера является управляющим входом устройства, о т л и, - ч а ю щ е е с я тем, что, с целью формирования помехоустойчивого сигнала без разрыва фазы, введены управляемый делитель частоты, дешиФратор и первый и второй делители частоты, выходы которых подключены соответственно к первому и второму входам коммутатора, выход которого соединен с первым входом управляемого делителя частоты, выход которого соединен с входом полосового фильтра, причем выход генератора сигналов опорной частоты соединен с входами первого и второго делителей частоты, второй,234994 Составитель О. ГеллерРедактор В, Ковтун Техред И,Попович Корректор Г. Решетник Заказ 2991/59 Тираж б 24 Подписное ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4(5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 третий, четвертый, пятый и шестойвходы управляемого делителя частотыподключены соответственно к первому,второму, третьему, четвертому и пятому выходам дешифратора, входы которого являются командными входами,устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок выделения сигнала разностной частоты со Одержит три элемента И, два элементаНЕ и первый и второй элементы задержки, выходы которых подключены к входам соответственно первого и второгоэлементов НЕ, выходы которых подключены к первым входам соответственнопервого и второго элементов И, выходыкоторых соединены соответственно спервым и вторым входами третьего элемента И, входы первого и второго элементов задержки подключены к вторымвходам соответственно первого и второго элементов И и являются соответственно первым и вторым входами блока выделения сигнала разностной частоты, выходом которого является выходтретьего элемента И,3. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что управляемый делитель частоты содержит шестьэлементов И, три элемента ИЛИ и четыре триггера, первые входы которых объ.единены, выход первого триггера соединен с вторым входом второго триггера, выход которого подключен к пер-З 5вому входу первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй входкоторого подключен к выходу второгоэлемента И, первый вход которого сое динен с вторым входом первого триггера и с выходом второго элемента ИЛИ,первый вход которого соединен с выходом третьего элемента И, первыйвход которого соединен с первым выходом третьего триггера, второй выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу пятого эле мента И, первый вход которого подключен к первому выходу четвертого триггера и к объединенным входам шестого элемента И, выход которого соединен с вторым входом второго элемента ИПИ, выход первого элемента ИЛИ подключен к второму входу третьего триггера, выход третьего элемента ИЛИ соединен с вторым входом четвертого триггера, выход которого является выходом управляемого делителя частоты, первым, вторым, третьим, четвертым, пятым и шестым входами которого являются соответственно первый вход первого триггера, второй вход первого элемента И, второй вход второго элемента И, второй вход третьего элемента И, второй вход четвертого элемента И и второй вход пятого элемента И.4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что дешифратор содержит три элемента НЕ, два элемента ИЛИ и элемент И, первый вход которого подключен к выходу первого элемента НЕ, вход которого соединен с выходом первого элемента ИЛИ, вход второго элемента НЕ подключен к первому входу второго элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход которого является третьим выходом дешифратора, первым, вторым, четвертым и пятым выходами которого являются соответственно первый вход второго элемента ИЛИ, выход второго элемента НЕ, выход третьего элемента НЕ, вход третьего элемента НЕ, входамидешифратора являются вход второго элемента НЕ, второй вход второго элемента ИЛИ, вход первого элемента ИЛИ и вход третьего элемента НЕ.