Операционный усилитель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 111) в) 4 Н 03 Р 3/45 ТЕНИЯ ВИДЕТЕЛЬСТ Н АВТОРС ионныедат, 1983 схемыир, 197 Под р с. 96 к радиов радио системах нараста- стройств альн тра ф7 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗО(57) Изобретение относитсятехнике и м.б. использованэлектронной аппаратуре и всвязи. Повышается скоростьния выходного напряжения,содержит входной дифференцкаскад,. выполненный на двусторах (Т) 1 и 2, четыре Ти 6, промежуточный каскад ной каскад 8, три диода (Д) 9, 10и 11 и блок напряжения смещения (БНС 112, выполненный на четырех Т 13, 14,15 и 16, двух генераторах тока 17и 18, трех Д 19, 20 и 21 и резистивном делителе на трех резисторах 22,23 и 24. БНС 12 обеспечивает фиксацию падения напряжения на Д 10 и 11,которое их закрывает.При подаче навход устр"ва значительного перепада напряжения, Т 5 или Т 6 входитв отсечку и через Т 2 или Т 1 идетудвоенное значение коллекторноготока, которое закрывает Т 6 или Т 5и открывает Д 11 или Д 1 О. Этимфиксируется напряжение в общей точке коллектора и эмиттера Т 2 и 6или Т 1 и 5, а также обеспечиваетсяпередача разности коллекторных токовчто Т 2 и 4 или Т 1 и 3 в цепь Д 9,приводит к дополнительному воз- д1224969 10 растанию тока, протекающего черезТ 3 и 5 или Т 4 и б в режиме перегрузки, и к увеличению скорости на 1 1Изобретение относится к радиотех.нике и может использоваться в радиоэлектронной аппаратуре и системахсвязи,Цель изобретения - повышение скорости нарастания выходного напряжения.На чертеже изображена принципиальная электрическая схема операционного усилителя,Операционный усилитель содержитвходной дифференциальный каскад,выполненный на первом и втором транзисторах 1 и 2, соответственно третий, .четвертый, пятый и шестой транзисторы 3-6, промежуточный каскад 7,выходной каскад 8, соответственнопервый, второй, третий диоды 9-11,блок 12 напряжения смещения, выпол 2 Оненный соответственно на первом, втором, третьем, четвертом дополнительных транзисторах 13-16, первом и втором генераторах тока 17 и 18, соответственно первом, втором, третьемдополнительных диодах 19-21, рези 25стивном делителе на резисторах 22-24.Операционный усилитель работаетследующим образом.Блок 12 напряжения смещения обеспечивает фиксацию падения напряжения на втором и третьем диодах 10 и11, равную 01,ф.Ц, что обеспечивает при правильно выбранных значениях резисторов 22 и 23 закрытиевторого и третьего диодов 10 и 11.35В этом случае соединение коллекторов транзисторов первого и второготранзисторов 1 и 2 с эмиттерами пятого и шестого транзисторов 5 и б не40шунтируется, что улучшает коэффициенчусиления.При подаче на вход операционногоусилителя значительного перепаданапряжения первый или второй тран 45зистор 5 или 6 входит в отсечку, через второй или первый транзистор 2 растания выходного напряжения. Цель достигается введением Д 9, 10 и 11.1 з,п. ф-лы, 1 ил. 2или 1 идет удвоенное значение коллек.торного тока, Это приводит к переходув закрытое состояние шестого или пятого транзистора б или 5 и открытоесостояние третьего или второго диода11 или 10. Благодаря этому фиксируется напряжение в общей точке коллек"тора и эмиттера соответственно второго и шестого транзисторов 2 и б илипервого и пятого транзисторов 1 и 5,а также обеспечивается передача разности коллекторных токов второгои четвертого транзисторов 2 и 4 илипервого и третьего транзисторов 1 и3 в цепь первого диода 9, что приводит к дополнительному возрастаниютока, протекающего через третий ипятый транзисторы 3 и 5 или четвеотый и шестой транзисторы 4 и б в режиме перегрузки. Возрастание тока приводит к увеличению скорости нарастания выходного напряжения,Подключение без пятого и шестого транзисторов 5 и б к эмиттеру третьего дополнительного транзистора 15 блока 12 напряжения смещения осуществлено с целью развязки токозадающих цепей первого и четвертого дополнительных транзисторов 15 и 16 и третьего и четвертого транзисторов 3 и 4, первого диода 9 от сигнальных цепей. Формула изобретения 1 Операционный усилитель, содержащий входной дифференциальный каскад, выполненный на первом и втором транзисторах, третий и четвертый транзисторы, включенные по схеме с общим эмиттером, базы которых объединены и подключены к первому выходу блока напряжения смещения, коллекторы подключены к эмиттерам соответственно пятого и шестого транзисто1224969 Составитель И. ВодяхинаТехред Н.Бонкало Корректор И. Пожо Редактор Е, Копча Заказ 1962/56 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ров, включенных по схеме с общей базой, базы которых объединены и подключены к второму выходу блока напряже"ния смещения, коллекторы подключенык соответствующим входам промежуточного каскада, имеющего симметричныйвход и несимметричный выход, подключенный к входу выходного каскада,причем первый и второй транзисторыимеют и п-структуру, а третий,четвертый, пятый и шестой транзисторы - р -ь-р-структуру, о т л и ч а -ю щ и й с я тем, что, с целью повышения скорости нарастания выходного на"пряжения, введены первый, второй итретий диоды, причем анод первогодиода подключен к положительной шинеисточника питания, катод - к объединенным базам третьего и четвертого транзисторов, к которым подключены аноды второго и третьего диодовпри этом катод второго диода подключен к коллектору третьего транзистора, катод третьего диода - к коллектору четвертого транзистора. 2. Усилитель по и. 1, о т л и ч аю щ и й с я тем, что блок напряжения смещения выполнен на первом и втором дополнительных транзисторах, имеющих и Н-структуру, третьем и четвертом дополнительных транзисторах, имеющихструктуру, первом и втором генераторах тока, первом, втором и третьем резисторах, первом,втором и третьем дополнительных ди.одах, при этом коллектор первого -дополнительного транзистора являетсяпервым выходом блока напряжения смещения, а эмиттер третьего дополнительного транзистора является вторым выходом блока напряжения смещения, коллекторы третьего и четвертого дополнительных транзисторов под 10 ключены к отрицательной шине источника питания, базы объединены и подключены через первый генератор токак отрицательной шине источника питания, а через последовательно сое 1 диненные первый и второй дополнительные диоды - к базе и эмиттерусоответственно первого и второгодополнительных транзисторов, приэтом эмиттер первого дополнительно 20 го транзистора соединен с эмиттеромчетвертого дополнительного транзистора, коллектор второго дополнительного транзистора подключен к положительной шине источника питания,25 которая через резистивный делительсоединена с эмнттером третьего дополнительного транзистора, при этомпервый отвод резистивного делителясоединен с базой второго дополнительного транзистора, второй отводчерез второй генератор тока - с отрицательной шиной источника питания,а через третий дополнительный диод -с положительной шиной источника питания,