Цифровой синтезатор частот

СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) 01) С 51)4 Н 03 В 1 ОПИСАНИЕ ИЗОБРЕТЕНИ л фв"импульс компарачерез элемент1 ил. опорного напряжения тора 11 закончится и И 12 закроет ключ 8.1 ГЩУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ И АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВ(57) Изобретение относится к радиотехнике. Уменьшается паразитная фазовая модуляция выходного сигнала, Код требуемой выходной частоты М с блока 2 установки. кода частоты посту пает на накапливающий сумматор (НС) 3 и на второй управляемый генератор тока (УГТ) 6. По импульсам с генератора 1 опорной частоты происходит сложение накопленного в НС 3 числа с числом М. По импульсу переполнения с НС 3 код числа Р 1,. оставшегося в НС 3, переписывается в регистр памяти 4. С регистра памяти 4 число Р,определяющее величину паразитнойфазовой модуляции импульсов, поступает на первый УГТ 5. После прекращения импульса переполнения Э-триггер 7формирует импульс , по которому открывается второй ключ 9. Через открытый ключ 9 током первого УГТ 5, определяемым числом Р 1, заряжается конденсатор 10. С выхода компаратора 11,подключенного к конденсатору 10, импульс поступает на выход и на элемент И 12. После запирания ключа 9 импульс с Э-триггера 7 поступает наэлемент И 12. Логическая "1" с еговыхода сткрывает ключ 8 и конденсатор 10 разряжается током второгоУГТ 6, величина которого определяет-,ся числом М. При достижении напряжения на конденсаторе 10 величины1 1218Изобретечие относится к радиотех-нике и может быть использовано в ра-диоприемных и радиопередающих устройствах для формирования сетки частот, 5Цель изобретения - уменьшениепаразитной фазовой модуляции выходного сигнала,На чертеже представлена структурная электрическая схема цифрового 10синтезатора частот.Цифровой синтезатор частот содержит генератор 1 опорной частоты (ГОЧ),блок 2 установки кода частоты, накапливающий сумматор 3, регистр 4 15памяти, первый 5 и второй 6 управляемые генераторы тока (УГТ), Р-триггер 7, первый ключ 8, второй ключ 9,конденсатор 10, компаратор 11 и элемент И 12, 20Цифровой синтезатор частот работает следующим образом,Код требуемой выходной частоты Ис выхода блока 2 установки кодачастоты поступает на накапливающий 5сумматор 3, имеющий емкость В, ина входы второго УГТ 6,С частотой следования импульсовна выходе ГОЧ 1 в накапливающем сумЗ 0маторе 3 осуществляется сложениенакопленного числа с числом И. Через К периодов ГОЧ 1 происходитпереполнение накапливающего сумматора 3, на его выходе переполненияпоявляется импульс, который поступает на управляющий вход регистра 4памяти и на 1 У-вход 0-триггера 7,В регистр памяти 4 переписываетсякод числа Р , оставшегося в накапливающем сумматоре 3 после его пе.реполнения. После прихода следующего импульса с выхода ГОЧ 1 исчезаетсигнал переполнения на выходе накапливающего сумматор 3, а на выходеВ-триггера 7 возникает импульс, длительность которого равна периоду ткследования импульсов на выходе ГОЧ 1.Этот импульс открывает второй ключ 9и в течение времени Тв осуществляется заряд конденсатора 10 током 50первого УГТ 5, определяемого кодомна выходе регистра 4 памяти, т.е.числом Р Ца выходе компаратора111 начинается импульс, поступающийна второй вход элемента И 12. В 55момент появления второго импульса свыхода ГОЧ 1 заканчивается импульсна выходе П-триггера 7 и запирается 438второй ключ 9, Заряд конденсатора 10 прекращается. Одновременно на первом входе элемента И 12 возникает логическая "1.", передающаяся на выход, элемента И 12 и открывающая первый ключ 8. Начинается разряд конденсатора 10 током второго УГТ 6, величина которого определяется числом И. Как только напряжение на конденсаторе 10 достигает величины опорного напряжения Е заканчивается импульс на выходе компаратора 11 и через элемент И 12 закрывается первый ключ 8. Разряд конденсатора 10 прекращается.При следующем переполнении накапливающего сумматора 3 весь циклповторяется. Различие заключается в другом токе заряда первого УГТ 5, определяемом новым числом Р .Число Р, определяет величину паразиткой фазовой модуляции импульсов Ьц на выходе 0-триггера 7. которая приводит к временному сдвигу (в сторону опережения относительно гипотетйческой равномерной последовательности той же частоты) каждого выходного импульса на величину где Тв, - период следования выходных импульсов.Задержка ь й з окончания импульса на выходе компаратора 11 определяется из условия равенства напряжений при заряде и разряде конденсатора 10 где С - емкость конденсатора 10;1 ,1 в - токи генераторов первого 5и второго б УГТ соответственно, при минимальных управляющих кодах (логическая единица только в младшем разряде).Составитель Ю. Ковалев Редактор Л. Кастран Техред АБабинец Корректор Т. КолбЗаказ 113/59 Тираж 818 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4. т,е. при 1, =1, осуществляетсяполная компенсация паразитной фазовой импульсной модуляции заднегофронта импульсов во всем диапазоневыходных частот (при любом коде М) и независимо от изменения входной емкости компаратора 11. При сопряжении синтезатора с последующими цифровыми устройствами используется непосредственно выход компаратора 11, при необходимости перехода к аналоговому сигналу необходимо введение либо расширителя импульсов (например, мультивибратора с одним устойчивым состоянием) либо триггера с последующим фильтром нижних частот. Во всех случаях последующая цифровая схема должна срабатывать от заднего фронта выходного импульса компаратора. Первый 5 и второй 6 УГТ могут быть выполнены на базе цифроаналоговых преобразователей,Таким образом, в предлагаемом синтезаторе уменьшен уровень паразитной фазовой модуляции за счет работы на одной постоянной точке входной характеристики компаратора (определяемой Е) и исключения влияния нелинейности и нестабильности входной емкости компаратора и за счет исключения генератора линейно изменяющегося напряжения. 218.4384Ф о р м у л а и з о б р е т.е н и я.Цифровой синтезатор частот, содержащий последовательно соединенные :блок установки кода частоты, накапливающий сумматор, регистр памятии первый управляемый генератор тока,,компаратор, второй управляемый генератор тока, управляющий вход которого соединен с выходом блока установ-.10 ки кода частоты, последовательно соединенные генератор опорной частоты иР-триггер, при этом выход генератораопорной частоты соединен с тактовымвходом накапливающего сумматора, 15 выход переноса которого соединен сР-входом Р-триггера и с управляющимвходом регистра памяти, о т л и -ч а ю щ и й с я тем, что, с цельюуменьшения паразитной фазовой моду О ляции выходного сигнала, между первым выходом Р-триггера и сигнальнымвходом компаратора введены последовательно соединенные элемент И импервый ключ, а также введен второй 2 ключ и конденсатор, который включенмежду сигнальным входом компаратораи общей шиной цифрового синтезаторачастот, при этом сигнальные входыпервого и второго ключей подключенысоответственно к выходу второго управляемого генератора тока и к выходупервого управляемого генератора тока,управляющий вход второго ключа соединен с вторым выходом Э-триггера, авыход второго ключа подключен к сигнальному входу компаратора, второйвход которого является входом опорного напряжения цифрового синтезатора частот, а выход комнаратора соединен с вторым входом элемента И.