Матричный коммутатор

/ зс,., /7ф.в ЭСФ ЕТЕН КрасноЕ.Б. Ме- Хорин т. 48, Р 12,МДП БИС для ефонии, хника, 1977 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Электроника, 1975,с, 48,Макаревич О,Б. и др,коммутационных систем теЗарубежная электронная тУ 15, с. 62.(54)(57) МАТРИЧНЬП 1 КОММУТАТОР, содержащий И горизонтальных и М вертикальных информационных шин, в каждойточке пересечения которых расположензапоминающий элемент, выход которого соединен с входом ключевого элемента, включенного между соответствующими вертикальными и горизонтальными информационными шинами М резисторов, каждый из которых включен между соответствующей вертикальной шиной и шиной источника питания, дешифратор выборки по вертикали, входы которого соединены с вертикальными входными шинами, а выходы - с вертикальными входами соответствующихзапоминающих элементов, дешифраторвыборки по горизонтали, входы которого соединены с горизонтальнымивходными шинами, а выходы - с горизонтальными входами соответствув,ЯО 1210218 щих запоминающих элементов, шинауправления, шина синхронизации, атакже выходные шины, о т л и ч а -ю щ и й с я тем, что, с целью расширения функциональных возможностей,в него введены два элемента ИЛИ-НЕ,инверсная шина управления и инверсная шина синхронизации, прямая и инверсная тактовые шины, а также М выходных устроиств, каждое из котоыхсое т ва 3-тиге и Р д ржи д р г ра элемент ИЛИ-НЕ, выход которого соединен с к -входом второго 2-триггера,выход которого соединен с соответствующей выходной шиной, аЗ -вход - свыходом первогоП-триггера, 2 -входкоторого соединен с соответствующей вертикальной информационной шиной и с первым входом элементаИЛИ-НЕ каждого выходного устройства, второй вход которого соединенс шиной управления, причем С -входыпервого и второго Р-триггеров соединены соответственно с прямой тактовой шиной, выходом первого элемента ИЛИ-НЕ и с инверсной тактовойшиной, выходом второго элемента ИЛИ-НЕ, первый вход которого объединен с первым входом первого элемента ИЛИ-НЕ,5 -входом второго2-триггера и с инверсной шиной управления, а второй вход соединен сшиной синхронизации, инверсная шинасинхронизации соединена с вторымвходом первого элемента ИЛИ-НЕ.Изобретение относится к импульс-" нои технике в частности к электрон", ным коммутаторам, и может использоваться для автоматического синхронного переключения цепей в зависимости от управляющей информации.Цель изобретения - расширение функциональных возможностей путем обеспечения не только асинхронного, но и синхронного режима Работы матричного коммутатора.На чертеже представлена функциональная схема матричного коммутатора.Матричный коммутатор соцержит запоминающий элемент 1, ключевой элемент 2, матрицу 3, дешифраторы 4 выборки по вертикалиценплфратор 5 выборки по горизонтали,горизонтальных информационных шин 6, М вертикальных информационных шин 7, М выходных устройств 8, каждое из которых содержит элемент ИЛИ-НЕ 9, первый 10 и второй 113-триггеры, кроме того, матричный коммутатор содержит М выходных шин 12, прямую 13 и инверсную 14 шины управления, прямую 15 и инверсную 16 тактовые шины, первый 17 и второй 18 элементы ИЛИНЕ, прямую 19 и инверсную 20 шины синхронизации, вертикальные 21 и горизонтальные 22 входные шины, М резисторов 23. В каждой точке пересечения вертикальной 7 и горизонтальной 6 информационных шин расположен запоминающий элемент 1, выход которого соединен с входом ключевого элемента 2, включенного между соответствующими вертикальной 7 и горизонтальной 6 информационными шинами. Каждый из М резисторов 23 соединен первым выводом с шиной ис точника питания, а вторым выводомс соответствующими входом элемента ИЛИ-НЕ 9 выходного устройства 8, Ю-входом первого Э -триггера. 10 и вертикальной шиной 7.Другой вход элемента ИЛИ.-НЕ 9 соединен с шиной 13 управления, а выход - с 1 -входом второго 3 -триггера 11, выход которого соединен с соответствующей выходной шиной 12. Выход первогоЗ -триггера 10 соединен с Э -входом второго П-триггера 1, С-вход которого соединен с инверс- ной тактовой шиной 16 и выходом вто 10 5 20 25 3 О рого элемента ИЛИ-НЕ 18, первыйвход которого соединен с первым входом первого элемента ИЛИ-НЕ 17, инверсной шиной 14 управления и5."входом второго О"-триггера 11,С-вход первого 0 -триггера 10 соединен с выходом первого элемента йИ-НЕ 17 второй вход которого соединен с инверсной шиной 20синхронизации. Прямая шина 19 синхронизации соединена с вторым входомвторого элемента ИЛИ-НЕ 18.Матричный коммутатор работаетследующим образом,Б режиме настройки на вертикальные входные шины 21 поступают последовательно номера вьгходных шин 12,Одновременно на горизонтальные входные шины 22 поступают номера горизонтальных информационных шин 6, соединяемых с выбранной в данный момент выходной шиной 12.В выбранный столбец Н запоминающих элементов 1 записывается двоичнлй код, состоящий из одной единицыи( -1) -го нуля, чем обеспечиваетсясоединение с выбранной выходной шиной 12 только одной входной цепи.После М тактов установления соединений по образованным каналам можно.передавать информацию. Коммутируемый сигнал с горизонтальной информационной шины 6 через открытый ключевой элемент 2 поступает на вертикальную информационную шину 7,Далее путь сигнала зависит оттого, в каком режиме работает коммутатор,В асинхронном режиме на прямой 1 и инверсной 14 шинах управления устанавливаются соответственно состояния "О" и "1". Поэтому, независимо от серии синхронизирующих импульсов, на прямой 19 и инверсной 20 шинах синхронизации устанавливаются логические "0" на прямой 15 и инверсных 16 тактовых шинах, Первый 1 О и второй 1 Л -триггеры не воспринимают информацию по О-входам. Так как на втором входе элемента ИЛИ-НЕ 9 присутствует 0", то входной сигнал инвертируется и поступает на-вход элемента ИЛИ-НЕ 9. При этом на 5 -входе этого триггера постоянно присутствует логическая "1". Поэтому второй 11-триггер 11 устанавливается в1210218 га Заказ 531/5Подписное аж 818 то логическое состояние, которое имеет входной сигнал.В синхронном режиме на прямую 13 и инверсную 14 шины управления поданы соответственно "1" и "0".Тактовая серия импульсов с прямой 19 и инверсной 20 шин синхронизации поступает через открытые первый 17 и второй 18 элементы ИЛИ-НЕ на прямую 15 и инверсную 16 тактовые шины.Коммутируемые сигналы с вертикальной информационной шины 7 сначала записываются в первый П-триггер 10, а затем во второйП -триггер 11. Поэтому в момент начала следующего такта на выходных шинах 12 уже установится информация, поданная нагоризонтальные информационные шины 6 в предыдущий такт.В синхронном режиме элемент ИЛИНЕ 9 заблокирован. единичным сигналом шины 13 управления и нуль на выходе элемента ИЛ-НЕ.9 не изменяетсостояние второго Э-триггера 11 по-входу.ОЗадержка распространения сигнапапо каналу коммутатора не влияет напараметры выходного сигнала, таккак сигнал на выходной шине 2 формируется в середине такта.Таким образом, предлагаемый матричный коммутатор имеет более широкие функциональные возможности засчет обеспечения его работы в дополнительном синхронном режиме. Филиал ППП "Патент",г.ужгород, улПроектная, 4