Устройство для контроля логических узлов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1188740
Авторы: Гальцов, Гринкевич, Рогальский, Рылеев, Суходольский
Текст
(71) Мин (53) 681.3 (56) Авто102492 (54) (57) ЛОГИЧЕ102492 новы шени 4 ь ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОРСНОМУ СВИДЕТЕЛЬС(72)- И. Н. Гальцов, А. М. Гринкевич,Е. С. Рогальский, В. Д. Рылеев и А. М. Сухдольский ский радиотехнический институт (088.8)рское свидетельство СССР4, кл. б 06 Р 1 1/1 6, 1981.УСТРОЙСТВО ДЛЯ КОНТРОЛЯСКИХ УЗЛОВ по авт. св4, отличающееся тем, что, с цельюя достоверности контроля, в него введены анализатор сигнатур тестовых сигналов и элемент ИЛИ, причем группа информационных выходов генератора тестов соединена с группой информационных входов анализатора сигнатур тестовых сигналов, вход синхронизации и вход обнуления которого соединены соответственно с вторым и третьим выходами блока управления, выходы ошибки анализатора сигнатур и анализатора сигнатур тестовых сигналов соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с третьим входом блока управления, второй вход разрешения мажоритарного блока соединен с выходом ошибки анализатора сигнатур тестовых сигналов.Изобретение относится к вычислительнойтехнике, в частности к аппаратуре контроля логических вычислительных машин, иможет быть использовано в электроникедля контроля логических микросхем средней и большой степени интеграции, а такжев составе автоматических комплексов и автоматизированных систем управления производства ТЭЗов, контролеров и других логических блоков.Цель изобретения - повышение достоверности контроля.На фиг. 1 показана схема предлагаемого устройства; на, фиг, 2 - анализаторсигнатур тестовых сигналов.Устройство содержит блок 1 управления,генератор 2 тестов, анализатор 3 сигнатур,анализатор 4 сигнатур тестовых сигналов,и мажоритарный блок 5, контролируемые логические узлы 6.1 - 6.3 и элемент ИЛИ 7.Блок 1 управления, генератор 2 тестови анализатор 3 сигнатур выполнены по 2 оосновному авт. св. Мо 024924.Анализатор 4 сигнатур тестовых сигналов имеет распределитель импульсов 8, сигнатурный анализатор 9, регистр 10 памяти,схему 11 сравнения, блок 12 памяти, выход13 неправильного теста, информационныевходы 14 анализатора сигнатур тестовых сигналов, вход 15 обнуления и синхровход 16.Мажоритарный блок 5 содержит допол.нительную ячейку индикации, соответствующую выходу неправильного теста анализатора и сигнатур тестовых сигналов.Устройство работает следующим образом.Начал ьна я уста но вка и роиз водится си гналом Пуск (вь,сокий уровень), поступающим на вход 15 распределителя 8 импульсов.С этого момента до прихода команды Стоп(низкий уровень) на вход 15 при поступлении каждого синхроимпульса на вход 16распределитель 8 формирует импульсы, управляющие работой анализатора и сигнатур тестовых сигналов. На информационныевходы 14 сигнатурного анализатора поступают те же тестовые сигналы от генератора2 тестов, что и на входы контролируемыхлогических узлов 6,1 - 6.3. Сформированныйтаким образом код является сигнатурой,которая поступает в регистр 10 памятидля хранения. Схема 11 сравнения производится по команде распределителя 8 импульсов сравнение сигнатур, хранящихся в регистре 10 памяти и блоке 12 памяти. Принесовпадении сигнатур формируется командаНеправильный тест, которая поступает навыход 13,При подаче разрешающего уровная Начало контроля блок 1 управления формирует синхроимпульсы, которые поступают навход генератора 2 тестов. На выходе генератора 2 тестов формируется необходимое 55количество комбинаций, устанавливающихконтролируемые логические узлы 6.1 - 6.3 висходное состояние. Параллельно тестовые комбинации поступают на вход 14 анализатора сигнатур 4 тестовых сигналов, где по выдаче генератором 2 тестов разрешающего уровня и блокомуправления синхроимпульса происходит их преобразование в сигнатуры и формирование команды Неправильный тест при появлении неправильной тестовой комбинации. В этом случае процедура контроля прерывается и затем контроль повторяется.Если искажение тестовой комбинации на выходе генератора 2 тестов в результате воздействия дестабилизирующих факторов (внешних помех, бросков по цепям питания и т. д.) произойдет после того, как анализатор сигнатур 4 тестовых сигналов сформировал правильную сигнатуру, то генератор 2 тестов формирует сигнал, блокирующий работу блока 1 управления до окончания действия помехи.Одновременно синхроимпульсом блока 1 управления запускается мажоритарный блок о, который производит сравнение каждого разряда, формирует на выходах параллельный код, соответствующий мажоритарности и если информация на входах мажоритарных элементов не совпадает, в зависимости от присутствия синхроимпульсов и команд Неправильная сигнатура, Неправильный тест индицирует номер контролируемого логического узла Брак или Контроль повторить. При правильном функционировании всех контролируемых логических узлов 6.1 - 6 3 и генератора 2 тестов, индикация отсутствует. Параллельный код с выходов мажоритарного блока 5 поступает на входы анализатора 3 сигнатур, который преобразует его в последовательность шестнадцатиричных комбинаций или сигнатуру. Сигнатура формируется после каждой тестовой комбинации и сравнивается с расчетной (эталонной). Контроль автоматически прекращается при появлении неправильной сигнатуры и после последней правильной.Контролируемые логические узлы 6,1 - 6.3 признаются годными, если верна последняя сигнатура и нет индикации Брак. Если индикация Брак есть, индицируемые логические узлы забраковываются. Если контроль прерывается и есть индикация Контроль повторить, индицируемый логический узел проходит повторный контроль в составе следующей контролируемой группы. Таким образом, организован двухконтурный контроль тестовых сигналов: внешний и внутренний. Внутренний контур контроля организован анализатором сигнатур тестовых сигналов. Благодаря этому устройство имеет три фазы активного контроля тестовых сигналов. Первая фаза имеет место при формировании тестовых сигналов и осуществ.пяется внутренним контуром контро ля. Характерная особенность второй фазы - проверка корректности тестов - проводит1188740 юг Составитель А. Сиротскаякая Техред И. Верес КоррТираж 709 ПодиИПИ Государственного комитета СССпо делам изобретений и открытийМосква, Ж - 35, Раушская наб., д.ПП Патент, г. Ужгород, ул. Проект Реда кто р Л. Пчел и нсЗаказ 6746/51ВНИ ектор С ЧенсноеР 11303илиал 4/5ная, 4 ся внешним контуром контроля. Отличительной чертой третьей фазы является блокировка контроля при наличии дестабилизиру 1 о 1 цих факторов, в результате чего контроль по некорректной тестовой комбинации не проводится до окончания воздействия помех -результат взаимодействия внешнего и внутреннего контуров.
СмотретьЗаявка
3739637, 11.05.1984
МИНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ
ГАЛЬЦОВ ИГОРЬ НИКОЛАЕВИЧ, ГРИНКЕВИЧ АНДРЕЙ МИХАЙЛОВИЧ, РОГАЛЬСКИЙ ЕВГЕНИЙ СЕРГЕЕВИЧ, РЫЛЕЕВ ВИКТОР ДМИТРИЕВИЧ, СУХОДОЛЬСКИЙ АЛЕКСАНДР МАРКОВИЧ
МПК / Метки
МПК: G06F 11/16
Метки: логических, узлов
Опубликовано: 30.10.1985
Код ссылки
<a href="https://patents.su/3-1188740-ustrojjstvo-dlya-kontrolya-logicheskikh-uzlov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля логических узлов</a>
Предыдущий патент: Микропрограммное устройство для обработки прерываний
Следующий патент: Устройство контроля электропитания процессора
Случайный патент: Устройство для гранулирования