Цифровой фазовый модулятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1184081
Автор: Ким
Текст
(5 Ц 4 ИСАНИЕ ИЭОБРЕТ ТЕПЬСТВУ ВТОРСНОМУ СВ ГОСУДМ"СтаЕННЫй НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ 1 ТИЙ(56) Авторское свидетельство СССР Р 752776, кл . Н 03 К 7/04, 17.09.77 .Авторское свидетельство СССР966890, кл, Б 03 К 13/02, 27,03.81 (54)(57) ЦИФРОВОЙ ФАЗОВЫЙ ИОДУПЯТОР, содержащий комбинационный сумматор, первые входы которого соединены с шинами установки частоты, а выходы - с информационньвеивходами регистра, синхронизирующийвход которого соединен с шиной так"товой частоты, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей, внего дополнительно введено арифметическое устройство, первыевходы которого подключены к шинамустановки фазы, вторые - к выходамрегистра и вторым входам комбинационного сумматора, а выход старшего разряда - к выходу устройства.1 11Изобретение относится к импульсной технике и может использоваться в устройствах синтеза сложных многоФазных сигналов.Цель изобретения - расширение функциональных возможностей цифрово" го Фазового модулятора путем управления законом изменения фазы при сохранении дискретности ее квантования.На чертеже представлена блок"схема предлагаемого цифрового Фазово" го модулятораМодулятор содержит комбинационньп) сумматор 1, шины 2 установки частоты, регистр 3, шину 4 тактовой частоты, арифметическое устройство 5, шины 6 установки Фазы, цифровой Функциональный преобразователь 7 и цифро-аналоговьп преобразователь 8, причем первые входы комбинационного сумматора 1 подключены к.шинам 2 установки частоты, вторые входы - к выходам регистра 3, синхронизирующий вход которого соединен с шиной 4 тактовой частоты, а информационные входьф - с выходами комбинационного сум матора 1, вторые входы которого соединены с первыми входами арифметического устройства 5, вторые входы которого соединены с шинами 6 установки Фазы, а выход стар-шего разряда - с входной шиной устройства.При необходимости Формирования на выходе цифрового Фазового модулятора Функции, близкой к синусоидальной, к выходам младших разрядов арифметического устройства подключен цифровой Функциональный преобразователь 7, выходы которого соединены с входами младших разрядов цифроаналогового преобразователя, вход старшего разряда которого соединен с первой выходной шиной устройства, а выход - с второй. Комбинационный.сумматор 1, регистр 3, арифметическое устройство 5 могут быть выполнены по тандартным схемам, например, па интегральных схемах 134-й или 155-й серий, а цифровой функциональный преобразователь 7 представлчет собой запоминающее устройство табулированногосинуса. У(-:1 РЬод 2 ) )где г) - разрядность регистра и сум матора;1 " порядковый номер тактовогоимпульса.Если Р .и 2 числа взаимно простые, то через 1 = 2 " исходное нуле все состояние возобновляется, т.е. У =О)= У(1:2 ) е 0(о 3 2 ) Таким образом, на выходе регистра 3 имеется последовательность пилообразных нарастающих чисел с периодичностью Т2 ,1(ак видно из Формулы (1), за 2" тактовых импульсов Формируется ровно Р зубьев пилы. Следовательно, можно определить частоту пилы по формуле 30 Таким образом, частота пропорциопальца числу Р на шинах 2.Состояние на выходе п -го разряда регистра определяется соотношени- нием 40 пи У)Це (Ю,2") Р)и(2,1"), (2) Сравнивается М(1) с дискретизированной знаковой функцией, аргументУ которой определяется где2-е Оф 20,2 "3 84081 гВ исходном положении на шинах 2 и6 устанавливается нулевой код, нашину 4 поступают импульсы, периодследования которых равен о. Приэтом выходы всех элементов находятсяв нулевом состоянииС моментаустановки на шине 2 числа Р состояние регистра 3 по каждому такто"вому импульсу увеличивается на 1 О величину Р по формулеМодулятор работает следующим образом. Сравнивая формулы (2) и (3),видно, что при Ч;У,1) и, при
СмотретьЗаявка
3652235, 13.10.1983
ПРЕДПРИЯТИЕ ПЯ А-3325
КИМ ВЛАДИМИР ФЕДОРОВИЧ
МПК / Метки
МПК: H03K 7/04
Метки: модулятор, фазовый, цифровой
Опубликовано: 07.10.1985
Код ссылки
<a href="https://patents.su/3-1184081-cifrovojj-fazovyjj-modulyator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой фазовый модулятор</a>
Устройство для контроля цифровых узлов
Номер патента: 1141414
Опубликовано: 23.02.1985
Авторы: Селиверстов, Серков
МПК: G06F 11/16
...с управляющим входом тактового генератора, выходы блока 50 поразрядного сравнения соединены соответственно с входами дешифратора, введены второй элемент И, элемент НЕ, формирователь импульса, два регистра, два блока памяти, эле мент И-НЕ, причем установочный вход устройства соединен с установочным входом счетчика, с установочными 14 4входами счетчиков группы, счетный вход счетчика соединен с выходом первого элемента И, первый вход которого соединен с выходом тактового генератора и с входом элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого блока памяти, группа управляющих входов которого соединена с выходами счетчика, с группой управляющих входов второго блока...
Устройство для сопряжения цифровых вычислительных машин
Номер патента: 1019427
Опубликовано: 23.05.1983
Авторы: Валеев, Муравьев, Примако
МПК: G06F 3/04
Метки: вычислительных, машин, сопряжения, цифровых
...а вторые входы "с группой выходов дешифратора служебных признаков и вторыми группамивходов элементов И групп передачислужебных признаков и передачи информации, третьи входы которых соединены через Формирователь импульсов с выходомтретьего элемента ИЛИ, группавходов которого является группой входов готовности приема устройства,группа входов дешифратора служебныхпризнаков подключена к первой группе выходов блока магистральных усилителей, второй выход которого соединенс входом узла приоритетаНа фиг. 1 показана блок-схема устройства; представленного в виде блокаприема; .на Фиг. ц - то же, в видеблока передачи,Устройство содержит узел 1 приоритета, соединенный группой входов с выходами группы Ц абонентов-источников,усилитель 3...
Устройство для контроля цифровых блоков
Номер патента: 1037259
Опубликовано: 23.08.1983
МПК: G06F 11/16
...блока,вход которого соединен с шиной входных и выходных сигналов интегральных схем модуля, выход регистра длины теста соединен с первым входомвторого блока сравнения, второй входкоторого соединен с одноименным входом регистра длины теста и первым выходом счетчика тактов, второй входи первый вход которого соединен с четвертым входом и вторым выходом основного Ьлока управления соответственно,дополнительные входы - выходы счетчика тактов, регистра длины теста,регистра результата, дополнительногои основного блоков управления соедикоторого соединен с первым входом блока индикации, первая группа входовкоторого соединена с второЙ ".группойвыходов блока управления, третья группа выходов которого соединена с первой группой входов блока...
Устройство для контроля цифровых блоков
Номер патента: 1166115
Опубликовано: 07.07.1985
МПК: G06F 11/30
...соответствующим входом 1-го анализатора, второй выход генератора импульсов блока управления подключен к инверсному входу четвертого элемента И-НЕ, второй прямой вход которого связан с вторым входом первого элемента И-НЕ, выход первого элемента задержки соединен с вторым входом первого элемента И, выход которого соединен с соответствующим входом -го анализатора, информационный вход второго триггера связан с прямым выходом первого триггера, информационный вход которого является входом логической единицы блока управления.На фиг;показана структурная схема устройства; на фиг. 2 - функциональная схема анализатора;.на фиг. 3 - функциональная схема блока управления; на фиг. 4 - временная диаграмма устройства; на фиг. 5- функциональная...
Устройство для сортировки цифровых сигналов
Номер патента: 1805464
Опубликовано: 30.03.1993
МПК: G06F 7/06
Метки: сигналов, сортировки, цифровых
...ИЛИ 59 и четвертый выход блока 9 синхронизации (фиг.Зп, 4 п) поступит на суммирующий вход счетчика 1 и увеличит содержимое счетчика 1 на единицу, а через элементы ИЛИ 60, И 52 и восьмой выход блока 9 синхронизации (фиг,Зр, 4 р) - на суммирующий вход счетчика 18 и увеличит содержимое счетчика 18 на единицу, С информационных выходов счетчика 1 и 18 поступит новое значение адреса на адресные входы блоков памяти 3 и 4 и на входы второй группы умножителя 19. С выхода элемента задержки 27 нулевой потенциал поступит на вход элемента НЕ 29. С выхода элемента НЕ 29 инвертированный сигнал разблокирует вторые входы элементов И 30 и 31. В такте ТИ 5 перезапускается генератор 23 и сигналом с выхода элемента задержки 28 устанавливается в нулевое...
Предыдущий патент: Устройство для синхронизации генератора развертки
Следующий патент: Квадратичный аналого-цифровой преобразователь
Случайный патент: Цилиндрическая труба