Цифровое устройство для фазовой автоподстройки

(9) 04 1. 7/02 ТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ САНИЕ ИЗО(56) Линдсей У,Ч, и др. Обзор цифровых систем автоподстройки частоты.ТИИЭР, 1980, с. 69, В 4, с. 12-33.Авторское свипетельство СССРР 5.16172, кл. Н 04 1. 7/02, 1973,(54)(57) ЦИфРОВОй УСТРОЙСТВО ДЛЯ фАЗОВОЙ АВТОПОДСТРОЙКИ, содержащеезадающий генератор, фазовый дискриминатор, выходы которого подключенык соответствующим входам добавлениявычитания первого реверсивногосчетчика, о т л и ч а ю щ е е с ятем, что, с целью повышения точностифазовой автоподстройки, внего введены второй реверсивный счетчик,многоотводная линия задержки, дешифратор, первый и второй мультиппексоры и счетчик, выходы которого подключены к соответствующим входам дешифратора, выходы которого подключены к первым соответствующим входампервого мультиплексора, вторые входыкоторого подключены к соответствующим выходам второго реверсивногосчетчика, входы добавления-вычитания которого соединены с соответствующими выходами переноса первогореверсивного счетчика, адресные выходы которого соединены с соответствующими входами второго мультиплексора, информационные входы которого подключены к выходам многоотводной линии задержки, вход которойсоединен с выходом первого мультиплексора, при зтом выход задающегогенератора подключен к входу счет-.чика, а выход второго мультиплексорасоединен с управляющим входом фазового дискриминатора.049 дУ л 9 /И Р = й/И ц 1 1172Изобретение относится к радиотехнике и может быть использовано в системах синхронизации и когерентных системах связи при высокой частоте сигнала, фаза которого отслеживается.Целью изобретения является повышение точности фазовой автоподстройки.На чертеже изображена структурнаяэлектрическая схема предложенного 10устройства,Предложенное цифровое устройство,для Фазовой автоподстройки содержитзадающий генератор 1, счетчик 2,дешифратор 3, первый мультиплексор 4,15многоотводную линию 5 задержки,второй мультиплексор 6, первый ивторой реверсивнь.е счетчики 7 и 8,фазовый дискриминатор 9.Устройство работает следующим 20образом.Входной сигнал, поступающий с входаустройства, сравнивается с выходнымсигналом, восстановленным устройством, в фазовом дискриминаторе 9. На 25выходе фазового дискриминатора 9 вырабатываются сигналы ошибки в видеимпульсов, которые поступают на входы добавления-вычитания реверсивныхсчетчиков 7 и 8. Реверсивные счетчикиЗ 07 и 8 осуществляют управление мультиплексорами 6 и 4, на информационныевходы которых поступают импульсныепоследовательности с различныминачальными Фазами. На входах мультиплексора 4 импульсные последовательности с различными начальными фазами Формируются с помощью многофазногогенератора, включающего последовательно соединенные задающий генератор1, счетчик 2 и дешифратор 3. На выходе дешифратора 3 частоты следованияимпульсов Р Й/Игде 1 - частота следования импульсов задающего генератора 1;И- коэффициент счета счетчика2 (разность начальных фазпоследовательностей импульна двух седих выходаху)дешифратора 3).Код на выходах разрядов второго реверсивного счетчика 8 разрешает прохождение на выход первого мультиплексора 4 последовательностиимпульсов с соответствующей начальной фазой, которая поступает на вход многоотводнойлинии 5 задержки. Многоотводная линия5 задержки выполнена в виде последовательно соединенных логических элементов, выход каждого из которых подключен к соответствующему входу второго мультиплексора 6. Суммарное время задержки всех логических элементов 7= 1/Г определяется временемотставания (опережения) последовательности импульсов на двух ближайших выходах дешифратора 3, Такимобразом, первый реверсивный счетчик7 совместно со вторым мультиплексором 6 осуществляет подстройку начальной фазы последовательности импульсов, поступающей с выхода первогомультиплексора 4 в пределах времени задержки между ближайшими последовательностями импульсов. Ошибка квантования фазы на выходе мультиплексора 6 определяется выражением где И - коэффициент счета реверсиврсного счетчика 8,Коэффициент И равен количеству логических элемейтов многоотводной линии 5 задержки. С выхода мультиплексора 6 последовательность импульсов поступает на выход устройства и одновременно на управляющий вход фазового дискриминатора 9 для сравнения с входным сигналом, поступающим с входа устройства на информациойный вход фазового дискриминатора 9. На выходе устройства формируется сигнал с частотой следования .выходных импульсов и максимальной величиной ошибкифазыИрс 36 О /Исч ИрсОчевидно, что величина 1/И характеризует выигрыш предлагаемой схемы по сравнению с прототипом.Изобретение в отличие от прототипа позволяет в несколько раз уменьшить величину ошибки фазы выходного сигнала.1172049 Корректор А,Обручар Составитель О. Геллактор П. Коссей Техред О. Неце 4920/54 . Тираж 659 ВНИИПИ Государственного комите по делам изобретений и откры 113035, Москва, Ж Раушская н