Преобразователь напряжения в частоту

)4 Н 03 ") 1/50 ОПИСАНИЕ ИЗОБРЕТ СВИДЕТЕЛЬСТВУ Фишер ьство СС/20, 19 ля о на я ныи р лител тора имп со я, выход гененой частоты оединен смента И,тем, чтности пределитель вхоттал гического эл дом л л и ч силителя ин с вхо зист с бразо ас ю цик опорного напр ной полярности ключ и седьмой тор соединен с омцаратор.ора, исто тег повышения т цел трицател егвертый ный рези жения через масшт ния, тоты,цолож него вв пряжен компаецта И точник опорногополярност ител торог вхо эл тор, дв гич ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯВ ЧАСТОТУ, содержащий интегратор,выполненный на усилителе с конденсатором и двух масштабных резистторах, компаратор, логический элемент ИЛИ, триггер, генератор импульсов эталонной частоты, логический элемент И, источник опорногонапряжения отрицательной полярности и ключ, причем первый вывод первого масштабного резистора является входом преобразователя, второй вывод первого масштабного резистора соединен с входом усиличерез конденсатор - с выусилителя, источник .опорноряжения отрицательной поти через ключ и второй масштазистор соединен с входом уситри ключа и пять масштабных резисторов, причем выход интегратора через четвертый и шестой масштабные резисторы соединен соответственнос входам первого и второго компараторов, выходы компараторов являются выходами преобразователя и соединены с входами логического элемента ИЛИ и соответственно с входами второго и третьего логическихэлементов И, выход логического элемента ИЛИ соединен с информационным и установочным входами триггератактирующий вход которого соединенс выходам генератора импульсовэталонной частоты, выход триггерасоединен с вторым входом первогологического элемента И и вторыми входами второго и третьего логических элементов И, выход первого логического элемента И через делитель частоты соединен с третьимивходами второго и третьего логических элементов И, выход второго логического элемента И соединен с управляющими входами первого и четвертого ключей, выход третьего логического элемента И соединен с управляющими входами второго и третьего ключей, источник опорного напряжения положительной полярности через третий ключ и пятый ма штабный резистор соединен с входом первого компаратора, а через второй ключ и третий масштабный ре 1 11Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах автоматической обработки информации для согласования аналоговых датчиков постоянного тока с цифровыми вычислительными машинами, . частотно-импульсными моделями и телеметрическими системами.Цель изобретения - повышение точности преобразования напряжения в частоту за счет возможности преобразования на более высокой частоте и улучшение динамики преобразования за счет синхронизации работы компаратора.На чертеже представлена функциональная схема преобразователя напряжения в частоту.Устройство содержит входную клемму 1 преобразуемого напряжения, интегратор 2, компаратор 3, логический элемент ИЛИ 4, триггер 5, логический элемент И 6, делитель 7 частоты, логические элементы И 8, 9, ключи 10 и 11, источник 12 опорного напряжения положительной полярности, источник 13 опорного напряжения отрицательной полярности, первый выход 14 устройства, генератор 15 импульсов эталонной часто:д, второй выход 16 устройства, компаратор 17, масштабные резисторы 18 - 21, ключи 22 и 23. Интегратор 2 содержит масштабные, резисторы 24 - 26, операционный усилитель 27 и конденсатор 28,Входная клемма 1 устройства через резистор 24 соединена с входом операционного усилителя 27 интегратора 2, источник 12 опорного напряжения положительной полярности через ключ 11 и резистор 25 соединен с входом операционного усилителя 27, а через ключ 22 и резистор 19 - с входом компаратора 3, источник 13 опорного напряжения отрицательной полярности через ключ 10 и резистор 26 соединен с входом операционного усилителя 27, а через ключ 23 и резистор 21 - с входом компаратора 17, выход опера-ционного усилителя 27 через конденсатор 28 соединен с его входом и соответственно через резисторы 18 и 20 с входами компараторов 3 и 17, выходы компараторов 3 и 17 являются выходами устройства и соеди 72015 35 40 5 10 15 20 25 иены с входами логического элемента ИЛИ 4 и входами логических элементов И 8 и 9, выход логического элемента ИЛИ 4 соединен с установочным и информационным входами триггера 5, тактирующий вход которого соединен с выходом генератора 15 импульсов эталонной частоты и первым входом логического элемента И 6, выход триггера 5 - с вторыми входами логических элементов И 6, 8 и 9, выход логического элемента И 6 через делитель 7 частоты - с третьими входами логических элементов 8 и 9, выходы которых соответственно соединены с управляющими входами ключей 10, 23 и 11, 22.Преобразователь напряжения в частоту работает следующим образом.В исходном положении при входном напряжении на клемме 1, равном нулю, триггер 5 устанавливается в нулевое положение сигналом с выхода логического элемента ИЛИ 4. На выходе логических элементов И 8, 9 формируется сигнал "0", закрывающий ключи 11, 10, 22 и 23. При возникновении на клемме 1 отрицательного напряжения происходит линейное нарастание выходного напряжения интегратора 2. В момент времени С по достижении заданного уровня происходит переключение компаратора 3, сигнал "1" с выхода компаратора 3 через логический элемент ИЛИ 4 поступает на информационный вход триггера 5, который в момент С фронта импульса ге 2нератора 15 эталонной частоты переключается в положение "1", разрешая прохождение импульсов эталонной частоты на счетный вход делителя 7 частоты через логический элемент И 6.В этот же момент времени на выходе логического элемента И 9 формируется сигнал, открывающий ключи 11 и 22. При этом через последовательно соединенные резистор 25 и ключ 11 на вход операционного усилителя 27 поступает опорное напряжение +Чц, которое производит разряд конденсатора 28,На вход компаратора 3 через последовательно соединенные ключ 22 и резистор 19 поступает опорное напряжение +Ч , которое удерживает компаратор 3 во включенном состоянии.Э 117Сигнал "О" на инверсном выходе целителя 7 частоты, время появления которого пропорционально,выбранному коэффициенту деления, выключает ключи 11 и 22 и компаратор 3.На выходе интегратора 2 происходит линейное нарастание выходного напряжения и в момент времени С происходит переключение ком 5паратора 3, формирование эталонного времени р на выходе делителя 7 частоты, в течение которого происходит разряд конденсатора 28 и запрет выключения компаратора 3. Э 2015 4ачине входного отрицательного напря-жения. При изменении полярностивходногонапряжения на клемме 1на положительную работа схемы ан -логична рассмотренной, толькопереключается компаратор 17 и включаются ключи 10 и 23, коммутирующие соответственно опорное напряжение - Ччерез резистор 26 на 1 О вход операционного усилителя 27,опорное напряжение 7 р через резистор 21 на вход компаратора 17,запрещая его выключение на времяНа выходе 16 компаратора 17 фор мируется сигнал, частота повторениякоторого пропорциональна величинеположительного входного напряже -ния 1. На выходе 14 компаратора 3 формируются сигналы, частота повторения которых прямо пропорциональна велиСоставитель Г, Антиповедактор 3. Данко Техред .А.Кикемезей ректор Л.Пилипенк каз 4917/52 Тир ВНИИПИ Госу по делам 113035, Иоскв