Устройство для прерывания программ

(5 И 4 б 06 Г 946 945 ИСА РЕТЕН ТОРСКОМЪ СВ ТЕЛЬСТ(56) Авторское свид792254, кл. б 06Авторское сеидет525094, кл. 6 0627 кин, И. Ф. Пр В. Г. Ляпин ва,етельство СССРГ 9/46, 1978.ельство СССРГ 9(46, 1974. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) УСТРОИСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ, содержащее три регистра, блок приоритета, шифратор, дешифратор, группу элементов И, три элемента И, два элемента ИЛИ, причем входы сброса первого регистра соединены с выходами дешифратора, группа входов второго регистра соединена с группой кодовых входов устройства, группа выходов блока приоритета соединена с группой входов шифратора, отличающееся тем, что, с целью повышения надежности обслуживания запросов путем уменьшения вероятности их потери, устройство содержит три триггера, элемент задержки и схему сравнения, причем каждый вход группы информационных входов устройства соединен с тактовым входом одноименного разряда первого регистра, информационные входы которого через элемент задержки соединены с инверсным выходом первого триггера и с сигнальным выходом устройства, тактовый вход которого соединен с тактовыми входами первого и второго триггеров и с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым выходом первого триггера и с выходом первого элемента ИЛИ,первый и второй входы которого соединспы соответственно с входом чтения устройства и с прямым выходом первого триггера, информационный вход которого соединен с входом логического нуля устройства, входы запуска и записи которого соединены соответственно с единичным водом первого регистра и с тактовым входом второго регистра, группа выходов которого соединена с первой группой водов схемы сравнения, вторая группа входов которой соединена с группой выходов шифратора и с первыми входами элементов И группы, вторые входы и выходы которых соединены соответственно с выходом первого элемента ИЛИ, с группой выходов устройства и с группой входов дешифратора, управляющий вход которого Я соединен с выходом второго элемента И, группа выходов первого регистра соединена с группой входов третьего регистра, группа выходов которого соединена с группой С входов блока приоритета, выход первого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с входом записи устройства, опросный вход которого соединен с первым входом третьего элемента И, второй вход и ьва выход которого соединены соответственно с рв выходом схемы сравнения и с информационным входом второго триггера, выход которого является выходом прерывания уст- Ж ройства и соединен с единичным входом Дай третьего триггера, информационный и так- (д товый входы которого соединены соответственно с входом логического нуля устройства и с выходом второго элемента ИЛИ, выход третьего триггера соединен с третьим входом третьего элемента И и с тактовым,) входом третьего регистра.510 15 20 25 30 35 40 45 50 Изобретение относится к вычислительной технике и может быть использовано для организации прерывания при проектировании специализированных микро-ЭВМ. Цель изобретения - повышение надежности обслуживания запросов путем уменьшения вероятности их потери.На чертеже показана структурная схемаустройства.Устройство содержит регистры 1 и 2,блок 3 приоритета, шифратор 4, схему 5сравнения, группу элементов И 6, группувыходов 7 устройства, дешифратор 8, группу информационных входов 9 устройства,регистр 1 О, группу кодовых входов 11 устройства, элемент И 12, вход 13 чтения устройства, элемент ИЛИ 14, элемент И 15,вход 16 записи устройства, элемент ИЛИ 17,триггер 18, вход 19 запуска устройства,триггер 20, элемент И 21, тактовый вход 22устройства, триггер 23, элемент 24 задержки, сигнальный выход 25 устройства, опросный вход 26 устройства, выход 27прерывания устройства.Устройство работает следующим образом.В начальный момент работы (например,после включения напряжения питания) регистры 1 и 2 должны быть обнулены, а триггер 18, служащий для обеспечения запрета прерывания, установлен в нулевое состояние, разрешающее прием запросов прерываний в регистр 2. Установка начальныхусловий в устройстве позволяет микропроцессору начать выполнять рабочую программу с заданной команды. В противном случае микропроцессор обрабатывает ложныесигналы прерывания, искажается выполнение рабочих программ,Сигнал Запуск на входе 19 устанавливает триггер 20 в единичное состояние. Сигнал 1 с выхода триггера 20 через элементИЛИ 14 открывает группу элементов И 6и разрешает прохождение синхроимпульсовс входа 22 на управляющий вход дешифратора 8. Единичный выход триггера 20 такжеразрешает установку триггера 18 в нулевоесостояние, переводя тем самым регистр 2запросов прерываний в режим, когда состояние выходов регистра повторяет состояние его входов.Таким образом, в процессе начальнойустановки образуется схема, состоящая изрегистров 1 и 2 запросов прерываний, блока3 приоритета прерываний, шифратора 4, группы элементов И 6 и дешифратора 8, в которой поочереДно сбрасываются все триггеры регистра 1, причем длительность импульса сброса определяется суммарным временем распространения в указанных блоках. Импульс сброса стробируется импульсом синхронизации (вход 22) через элементИ 15 и дешифратор 8. В процессе начальной установки сигнал О с нулевого выхода триггера 20, поступающий в микропроцессор по выходу 25, запрещает выполнение основной программы, переводя микропроцессор в начало микропрограммы начального запуска программы. Триггер 20 через элемент 24 задержки также запрегцает прием сигналов запросов прерывания по входам 9 на регистр 1 запросов прерывания в момент запуска устройства,В микропрограмме начального запуска в одной из первых микрокоманд микропроцессор устанавливает начальный код маски в регистр 10 (вход 11) управляющим сигналом по входу 16.После процесса начального запуска, если на входах 9 нет ни одного запроса, то элементы И 6 закрыты и сигнал прерывания (выход 27 устройства) не вырабатывается. Программа микропроцессора выполняется, не прерываясь. Допустим, что по одному из входов 9 пришел запрос на прерывание, Он запоминается на соответствующем триггере регистра 1 и далее проходит через регистр 2 на блок 3, так как триггер 18 сброшен. Информация с регистра 2 поступает через блок 3 приоритета прерываний и шифратор 4 на элементы И 6 и схему 5 сравнения. Код приоритета, поступивший на схему 5 сравнения, сравнивается с кодом, записанным в регистр 10. Если код с шифратора 4 больше кода, хранящегося в регистре 10 маски, то схема 5 сравнения вырабатывает сигнал, который разрешает выработку сигнала прерывания программы. Если же код с шифратора 4 меньше или равен коду с регистра 10 маски, то схема сравнения запрещает выработку указанного сигнала. При совпадении внешнего сигнала опроса прерывания (вход 26) и сигнала синхронизации (вход 22), поступающих из микропроцессора, на выходе 27 появляется сигнал прерывания программы, Причем, длительность его определяется периодом частоты синхронизации, Сигнал на выходе 27 появляется по переднему фронту синхроимпульса и устанавливает триггер 18 в положение, запрещающее прием новых запросов на прерывание в регистр 2. Триггер 18 также подготавливает триггер 23 к сбросу в исходное состояние. Следующим синхроимпульсом происходит сброс триггера 23 и окончание сигнала прерывания программы. Предварительно по внешнему сигналу Запуск (вход 19) устройство для прерывания программ вырабатывает сигнал запрета (выход 27), поступающий в микропроцессор в блок микропрограммного управления, По этому сигналу в микропроцессоре1168945 Со Те Ти дарстве изобре Ж - 35 нт, г. ель М. Кудряше. Верес стави ред И раж 7 нного енийРау Редактор Р.За каз 4614/42ВН Корректор М.СамборскаяПодписноеР ика ИПИ Гос по деламМосква, ППП Пат комитета ССС и открытий шская наб., д род, ул. Проек11303илиал 4/5 ная запрещается выполнение рабочей программы, и микропроцессор переходит в начало микропрограммы начального запуска. Начальная микрокоманда выполняется до тех пор, пока сигнал запрета поступает в микропроцессор. По окончании действия сигнала запрета микропроцессор начинает выполнять микропрограмму начального запуска. Поскольку по этому сигналу происходит обнуление устройства, то микропроцессор в микропрограмме считывает с устройства нуле вой код вектора прерывания по выходам 7, используемый для начального запуска программы. Для определения запросов на прерывание микропроцессор в конце микропрограммы почти каждой команды вырабатывает сигнал опроса прерывания (выход 25). Запрос прерывания, зафиксированный на регистре 1 и прошедший блок 3 приоритета, совместно с синхроимпульсами (вход 22) устанавливает триггер 23 в состояние активного прерывания (на время цикла выполнения одной микрокоманды) и триггер 8 в 1. Триггер 18 блокирует любые последующие запросы на прерывание, Сигналы запросов, поступившие во время обработки текущего приоритета, запоминаются на регистре 1.