Устройство для обработки концов рельсов

Номер патента: 407428

Опубликовано: 01.01.1973

МПК: H04L 7/04

Метки: блока, конца, циклического

...на х, поэтому1 х(х) равен разности остатка от деления1 (х) и - 1+ апху (х)гдеа,х". в " - вновь принятый разряди остатка от деления аохд (х)где ао - стираемый разряд.Так как для циклического кода всегда х"=1 по гное д(х), тои - 1аох аоха(х): . а(х)При использовании кода, укороченного на г-разрядов, первыми слева разрядами, стираемыми при приеме очередного разряда, будута 1 х" --- для выражения (1)а 1 х - для выражения (11) Поэтому вычитаемые в разности, образующей Я.(х); соответственно получаютсяд (х)у (х)На, фиг 1 и.2 показаны в общем виде схемы устройств дляопределения конца блока двоичного циклического кода; на фиг, 3 и 4 - общий вид схемы. устройства для определения конца блока полного (7; 4) кода (фиг, З,а и 4,а), имеющего...

Номер патента: 1061279

Опубликовано: 15.12.1983

Авторы: Бердников, Лосев, Орлов

МПК: H04L 7/04

Метки: блока, кода, конца, циклического

...вспомогательных кодовых комбинаций на первые входы двенадцатого и тринадцатого элементов И 17 и 18 поступает сигнал высокого уровня с нулевого выхода триггера 21 фазирования, что соответствует отсутствию режима фазирования:При синфазном приеме информации. в результате декодирования вспомогательных кодовых комбинаций на выходах обоих регистров 2 и 3 сдвига с обратными связями получаются нулевые остатки, а на выходе инвертора 5 сигнал высокого уровня, означающий синфазную работу устройства.В случае нарушения синфазной работыпосле декодирования вспомогательных кодовых комбинаций в регистрах 2 и 3 сдвига с обратными связями получаются ненулевые остатки. Сигналом высокого уровня с выхода первого элемента ИЛИ 27, объединяющего выходы...

Номер патента: 1401631

Опубликовано: 07.06.1988

Автор: Слепаков

МПК: H04L 7/04

Метки: блока, кода, конца, циклического

...сдвигающий регистр 3 принятого разряда и деление (за счет обратных связей) на образующий многочлен. В этом же такте в приемном регистре 1 производится сдвиг, стирание первого слева разряда и вычитание из сдвигаюшего регистра 3 (за счет связей с выходом приемного регистра ) остатка от деления стираемого разряда, имеющего в двоичном коде значе ние О или 1, на образующий многочлен.Таким образом, в сдвигаюшем регистре 3 получается остаток от деления нового содержимого приемного регистрана образующий многочлен.На выходе инвертора 7 сигнал появля ется только при нулевом синдроме, т,е. при нулевом содержимом всех ячеек 4 памяти сдвигающего регистра 3. В противном случае сигнал присутствует на выходе элемента ИЛИ 6.Поступление очередного разряда...

Номер патента: 1515381

Опубликовано: 15.10.1989

Автор: Слепаков

МПК: H04L 7/04

Метки: блока, кода, конца, циклического

...в данный момент бита. Этот номер поступает в блок 8 памяти. Если на данном бите синдром ненулевой, то соответствующая номеру данного бита область памяти блока 8 памяти обнуляется. Если же на данном бите синдром нулевой, то содержимое соответствующей номеру данного бита области памяти блока 8 памяти считывается в первый счетчик 11, в который с задержкой на время считывания, создаваемой элементом 10 задержки, добавляется единица. При содержимом первого счетчика 11 меньше установленного порога оно по сигналу с второго выхода порогового блока 13 вновь записывается в блок 8 памяти. Таким образом, а блоке 8 памяти для каждого номера бита хранятся сведения о том, в скольких принятых подряд блоках на бите с данным номером...

Номер патента: 911584

Опубликовано: 07.03.1982

Авторы: Завьялов, Медведев, Овчинкин, Пыжиков

МПК: G08C 19/28

Метки: блоков, информационных, конца, многоканальное, приемное

...сигнала на И+1 выходе регистра 1 означает .конец накопления информа 40 ционного блока по данному каналу. В этом случае срабатывает анализатор 6 конца принимаемого информационного блока (выполненный, например, в виде ключевого элемента, способного пропускать сигнал только при обслуживании приемного канала). Единичный сигнал с выхода анализатора 6 подается на элемент ИЛИ 7 и на управляющий вход ключевого элемента 2, который в 0 этом случае перекрывает все Я+ выходные шины в регистре 1 и обеспечивает прохождение единичного сигнала с выхо" да элемента ИЛИ 7 на первый вход блока 3, обеспечивая таким образом запись только одной маркерной единицы в первый разряд блока 3 оперативной памяти, а накопленный М разрядный 4информационный блок...