Приемник сигналов с парциальным откликом

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 785 9) (11) Н 0 4 Ь 2 7 2 2 ОПИСАНК АВТОРСКОМУ Е ИЗОБРЕТЕНИСВИДЕТЕЛЬСТВУ илов, нева 46 стройстваередачи79,с.120-12 ОВ С ПАРЦИ- ащий послесилитель овкой уситивный кордескремблер через блок олебания С: ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54)(57) ПРИЕМНИК СИГНАЛАЛЬНЫМ ОТКЛИКОМ, содерждовательно соединенные ус автоматической регулирления, демодулятор, адапректор, решающий блок ивторой вход демодуляторавыделения когерентного к подключен к выходу усилителя с а матической регулировкой усилени выход демодулятора через блок выделения тактового колебания соединен с вторым входом решающего блока, второй выход которого подключен к второму входу адаптивного корректора, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, в него введены умножитель, блок элементов И и блок памяти, прйчем первый выход решающего блока соединен с первым входом блока элементов И, второй вход которого соединен с выходом блока памяти, а выход соединен с входом блока памяти и через умножитель с входом усилителя с автоматической регулировкой усиления, второйЯ вход умножителя соединен с вторым выходом решающего блока.йИзобретение относится к электросвязи и может использоваться дляприема сигналов с корреляционнымисвязями типа парциального кодирования,Известно устройство для приема,содержащее последовательно . соединенные входной блок, демодулятор,цифровой адаптивный корректор, блоккоррекции фазы и решающий блок, выхкоторого подключен к другому входуцифрового адаптивного корректора,второй выход решающего блока черезблок выделения тактового колебанияподключен к другому входу демодулятора, третий выход решающего, блокачерез блок управления фазой подклю,чен к другому входу блока коррекции фазы, выход которого подключенк декодировщику Я ,Однако такое устройство обладаетнедостаточной помехоустойчивостью,приема сигналов с парциальным откликомНаиболее близким по техническойсущности к предлагаемому являетсяприемник сигналов с парциальным откликом, содержащий последовательносоединенные усилитель с автоматической регулировкой усиления, демодулятор, адаптивный корректор, решающий блок и дескремблер, второйвход демодулятора через блок выделения когерентного колебания подключен к выходу усилителя с автоматической регулировкой усиления, а выход демодулятора через блок выделенитактовое о колебания соединенс вторым входом решающего блока, второйвыход которого подключен к второмувходу адаптивного корректора 2 .Однако в известном устройстве.недостаточная помехоустойчивость.цель изобретения - повышение помехоустойчивости,Для достижения поставленной целив приемник сигналов с парциальнымоткликом, содержащий последовательносоединенные усилитель с автоматической регулировкой усиления, демодулятор, адаптивный корректор, решающийблок и дескремблер, второй входдемодулятора через блок выделениякогерентного колебания подключен квыходу усилителя с автоматическойрегулировкой усиления, а выход демодулятора через блок выделения тактового колебания соединен с вторымвходом решающего блока, второй выходкоторого подключен к второму входуадаптивного корректора, введены умножитель, блок элементов И и блокпамяти, дричем первый выход решающегблока соединен с первым входом блока элементов. И, второй вход которогосоединен с выходом блока памяти,авыход соединен с входом блока памятии через умножитель с входом усилителя с автоматической регулировкойусиления, второй вход умножителя соединен с вторым выходом решающегоблока.На фиг.1 изображена структурнаясхема предлагаемого приемника нафиг.2 - схема решающего блока.Приемник сигналов с парциальнымоткликом содержит блок 1 памяти, усиод литель 2 с автоматической регулировкой усиления, демодулятор 3, блок4 выделения когерентного колебания,адаптивный корректор 5, блок б выделения тактового колебания, умножитель 7, решающий блок 8, блок 915 элементов И и дескремблер 10. Решающий блок 8 состоит из блока 11 логикческой обработки и блока 12 вычитания.Приемник работает. следующим обра 20Принимаемый сигнал поступает наусилитель 2 с автоматической регулировкой усиления, на выходе которогоподдерживается номинальный уровень25 сигнала. Затем принимаемый сигналдемодулируется посредством когерентного колебания, поступающего в демодулятор 3 с выхода блока 4 выделения когерентного колебания.Демодулированный сигнал далеепоступает на адаптивный корректор 5,в котором в соответствии с выбранным алгоритмом настройки осуществляется компенсация межсимвольных искажений, обусловленных.неидеальностьюя З 5 частотных характеристик канала связи,Откорректированный сигнал в видеп-разрядных кодовых чисел с выходаадаптивного корректора 5 поступаетв решающий блок 8, где осуществляется40 оценка откорректированного сигнала ци формирование сигнала ошибки е, рав.ного отклонению величины откорректированного сигнала от его номинального значения.45 Кроме того, сигнал с выхода решающего блока 6 поступает через деск. - .ремблер 10, в котором осуществляетсядекодирование принимаемого сигналана выход устройства,формирование управляющего напряжения усилителя 2 осуществляется вдва этапа.Первый этап, реализованный в блоке9 элементов И и блоке 1 памяти, заключается в осуществлении декорреляции сигнала Р;, определенного в ре.шающем блоке 8.Последовательность а, на входерешающего блока 8 имеет корреляциюмежду символами, поскольку на перео 60 даче она формируется по следующемупРавилУ (для выбранного в качествепримера случая приема сигналов с парциальным откликом Й класса)гЪ; с Е Ъ.г;и; Ъ;-Ъ;.г,1117854 аи 9 и иа 2 Подписенного комитета СССтений и открытий-35, Раушская наб.,е филиал ППП фПатентф, г.ужгород, ул.Проектная,где 1 с;) - последовательность независимых равновероятныхсимволов 1 ф и фО,поступающих на вход передатчика.Следовательно, информационная 5 последовательность а также имеет корреляционные связи между символами лО(Для осуществления точного формирования управляющего напряжения из 10 последовательности а;.) требуется определить последовательность ф) независимых равновероятных символов, Для этого блок 9 элементов И осущеставляет логическое преобразование в соответствии с выражениемл л;:а бфно 31.где 5 на,-знак а,яда;1 пн б;0н %о а О пук 0140) 20о,ео,+1а,ео,1 1 о 1 ео,1. СоставительРедактор С,Пекарь Техред Т,фа аказ 7278/44 Тираж б ВНИИПИ Государст по делам изобр 113035, Москва, С целью выполнения этого преобразования величина 9;, поступающая наблок 1 памяти, задерживается им надва тактовых .интервала и в результате на выходе блока 1 памяти формируется сигнал Э;.,Второй этап формирования управляющего напряжения, реализованный наумножителе 7, заключается в формировании выпрямленного сигнала ошибкит,е. в перемножении вектора ошибки Фпоступающего с решающего блока 8,на последовательность 0; независимых равновероятных сигналов.Тем самым осуществляется выделение средней величины выпрямленного значения ошибки (О ), зависящей только от уровня принимае-.мого сигнала, что обеспечивает точный номинальный уровень сигнала навыходе демодулятора 3, а следовательно, повышение помехоустойчиво"сти приема сигналов с парциальнымоткликомЛазареваа Корректор С.Шекмар