Дешифратор двоичного циклического кода

) Н 04 Х 1/10 03 К 13 ГО НИЕ ИЗ ЕНИЯ ЕЛЬСТ НОГО ЦИКЛИ триггеровторых подклюмым, соответм опорных ком- ветствующим мия АРСТВЕИНЫЙ НОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОЧЯРЫТИЙ АВТОРСКОМУ СВ Ф(56) 1. Авторское свидетельство ССР 323778, кл. О 06 Р 11/08, 1969.2. Авторское свидетельство СССРР 267184, кл, Н 03 К 13/258, 1968(54)(57) ДЕШИФРАТОР ДВОИЧЧЕСКОГО КОДА, содержащийрегистра сдвига, выходы кочены соответственно к пряствующим единичным позициябинаций, и.инверсным, сост единичным позициям опорных комбинаций, и инверсным, соответствующимнулевым позициям опорных комбинаций,входам пороговых; элементов, а такжеэлементы И, первые входы которых являются входами управления, о т л ич а ю щ и й с я тем, что, с цельюповышения быстродействия дешифраторавыход триггера регистра сдвига дляразряда с номером 1. (1=0,1,2п).подключен к входу триггера регистрасдвига для разряда с номером 21(вой)а выходы пороговых элементов подключены к вторым входам соответствующихэлементов И.Однако известные дешифраторы двоичного циклического кода обладают низким быстродействием,Цель изобретения - повышение быстродействия.Для достижения поставленной цели в дешифраторе двоичного циклического 4 О кода, содержащем О триггеров регистра 45сдвига, выходы которых подключены соответственно к прямым, соответстну.ющим единичным позициям опорных комбинаций, и инверсным, соответствующим нулевым позициям опорных комбинаций,входам пороговых элементов, а такжеэлементы И, первые входы которых яв 50 ляются входами управления, выход триггера регистра сдвига для разряда сномером 3. (1 ж 0,1,2 и) подключен к входу триггера регистра сдвига 55для разряда с номером 21(войп), авыходы пороговых блоков подключены квторым входам соответствующих элементов И. 60 65 На чертеже представлена структурная электрическая схема дешифратора двоичного циклического кода.ДешиФратор двоичного циклического кбда содержит триггеры 1-7 регистра Изобретение предназначено для применения в системах передачи дискретной.информации (системы передачи данных, связи, телеуправления и т.д.)Известен дешифратор циклического кода с исправлением ошибок и стира ний, содержащий два кольцевых регистра сдвига, элементы НЕ, пороговые элементы и элементы И, при этом выходы ячеек первого кольцевого регистра сдвига, соответствующих нулевым (О позициям опорных комбинаций кодовых колец, соединены с первыми входами первых элементов И, а выходы ячеек первого кольцевого регистра сдвига, соответствующих единичным позициям (5 опорных комбинаций, соединены с первыми входами элементов И через элементы НЕ, выходы ячеек второго кольцевого регистра сдвига соединены с вторыми входами первых элементов И, выходы. первых элементов И соединены с входами пороговых элементов 11) .Наиболее близким к предлагаемому техническим решением является дешифратор двоичного циклического кода, содержащий Ътриггеров регистра сдвига, выходы которых подключены соответственно к прямым, соответствующим единичным позициям опорных комбинаций, и инверсным, соответствующим нулевым позициям опорных комбинаций, входам пороговых элементов, а также элементы И, первые входы которых являются входами управления, и элемент НЕ, к входу которого подключены выходы пороговых блоков, а выход эле мента НЕ подключен к вторым входам элементов И 2) . сдвига, пороговые элементы 8-10 иэлементы И 11-17.Дешифратор двоичного циклическогокода работает следующим образом.МДешифрирование кодовой комбинации, поступающей параллельным кодом по . входным шинам в триггеры 1-7 регистра сдвига, осуществляется следующим образом. После приема кодовой комбинации по шине сдвига подается тактируемый сигнал, которым осуществляется . сдвиг кодовой комбинации. Очевидно, за три такта в регистре сдвига будут воспроизведены все возможные сдвиги дешиф-, )рируемой комбинации. В момент совпадения в регистре сдвига с опорной комбинацией, на которую настроен пороговый элемент, с последнего, выдается сйгнал, соответствующий данной опорной комбинации, который поступает на ряд элементов И 11-17 для последующей дешифрации, Выбор выходной шины происходит в результате одновременного ноздействия на двухвходоные элементы И 11-17 выходного сигнала с порогового элемента управляющих сигналов (УС), разрешающих выборСигналы УС подаются не одновременно на все элементы И 11-17, а последовательно во времени, причем номер такта щ, когда на данный элемент И подается сигнал УС, соответствует количеству сдвигов в регистре сдвига и, тем самым, позволяет однозначно определить выходную шину, сигнал на выходе которой будет соответствовать декодируемой комбинации, Так, например, при деко. дировании неискаженной комбинации 1110010, входящей на вторую орбиту (К=2) и имеющей номер И=1, подается управляющий сигнал УС по первой шине управления на элементы И 11, 12, 15, но ни один из них не сработает, таккак отсутствуют сигналы с пороговых элементов 8-10. Затем на первом тактеосуществляется первый сдвиг дешифрируемой комбинации и подается УС 1 на элементы И 13 и 16 по второй шийе.разрешения,Врезультате сдвига в регистре сдвига образуется опорная кодовая комбинация 1011100, на которую настроен пороговой элемент 9. Сработает элемент И 13,и на третьей выходной шине появится сигнал, соответствующий декодируемой комбинации. Процесс декодирования искаженной комбинации полностью аналогиченТак как рассматриваемый код имеет1 и Я 2, то величина порога в,пороговом элементе(Н) должна быть Н=б, т.е, пороговый элемент будет срабатывать и при наличии одной ошибки н кодовой комбинации, что эквивалентно ее исправлению. Если же произойдет две ошибки, то число неискаженных разрядов в кодонойкомбинации (Ь) будет п=5, что меньше порога Н. Пороговый элемент не сра1117848 Составитель С.ОсмоловскийТехредй, ГергельКорректор В,Вутяга Редактор С,Пекарь Заказ 7278/44 Тираж 634 ПодписноеВКИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, москва, Ж"35, Раушская наб., д,4/5.Филиал Патент, г.ужгород, ул.Проектная, 4 ботает, что эквивалентно обнаружениюдвух ошибок.Таким образом, дешифратор двоичногоциклического кода, в состав которого входит регистр сдвига, осуществляющий сдвиг, позволяет увеличить быстродействие за счет уменьшения числа тактов работы устройства,