Обнаружитель комбинаций двоичных сигналов

(51) 4 Н 5/1 ИСАНИЕ ИЗОБРЕТЕНИ СИР ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) ОБНАРУЖИТЕЛЬ КОМБИ НАЦИ ДВОИЧНЫХ СИГНАЛОВ(57) Изобретение относится к технике связи. Цель изобретения - уменьшение времени обнаружения комбинаций в скоростных потоках сигналов. Устр-во содержит регистр сдвига информации 1, многоканальный коммутатор 2, и эл тов И 3 - Зп. Вновь введены переключатель 4 кодов комбинаций, блок 5 компараторов. 1 ил.1319327 Формула изобретения 30 35 40 45 Составитель В. ГрачевРедактор Н. Тупица Техред И. Верес Корректор В, БутягаЗаказ 2535/58 Тираж 638 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская набд. 4/5Гронзводственно-полнграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к технике связи и может быть использовано в приемных устройствах для обнаружения комбинаций двоичных сигналов известного типа при неизвестном моменте прихода.Цель изобретения - уменьшение времени обнаружения комбинаций в скоростных потоках, сигналов.На чертеже приведена электрическая стрфй 1 урная схема обнаружителя комбинаций двоичныФЪитналов.Обнаружитдль комбинаций двоичных сиг, налор содф)кит регис 1 тр 1 сдвига информации,"муогекаЪальфй коммутатор 2, п эле ментов.Й 3 Зп, переключатель 4 кодов комбинаций, блок 5 компараторов.ОбнаРужитеькомбинации двоичных сигналов раФота 1 т следующим образом.Двоичный сигнал с уровнем логического О или 1 поступает на вход регистра 1 сдвига информации, служащего для преобразования последовательного двоичного кода в параллельный, на другой вход регистра 1 сдвига информации поступает тактовый сигнал, вырабатываемый устройством выделения тактовой частоты (не показан). с выходов регистра 1 сдвига информации двоичный сигнал в параллельном коде поступает на первые и входов многоканального коммутатора 2. Многоканальный коммутатор 2 содержит п каналов пропускания, управляемых с выходов переключателя 4 кодов комбинаций, который служит для исключения из анализа битов двоичной информации, логические состояния которых не определены (бит служебной информации). Положение этих битов в двоичной комбинации может изменяться по заданной программе и задается логическим О с соответствующего разряда переключателя 4 кодов комбинаций, при этом на выходе соответствующего данному разряду каналу пропускания многоканального коммутатора 2 устанавливается состояние логического О независимо от того; как меняется логическое состояние битов служебной информации в обнаруживаемой двоичной комбинации. На всех остальных выходах переключателя 4 кодов комбинаций устанавливается состояние логической 1.Двоичные сигналы с выхода многока. нального коммутатора 2 поступают на входы А соответствующих разрядов линейки цифровых компараторов блока 5 компараторов. Потенциалы логического О или 1, опре 5 10 15 20 25 деляющие вид обнаруживаемой комбинации, с вторых выходов переключателя 4 кодов комбинаций поступают на вторые входы соответствующих п элементов И ЗьЗп На первые входы п элементов И ЗьЗп поступают потенциалы логического О или 1 с первых выходов переключателя 4 кодов комбинаций. Положение служебного бита определяется потенциалом логического О на первом входе одного из п элементов И ЗьЗп соответствующего разряда. Вид обнаруживаемой комбинации может изменяться по заданной программе.С выходов п элементов И 33 п логические потенциалы обнаруживаемой двоичной комбинации поступают на входы В соответствующих разрядов цифровых компараторов блока 5 компараторов.При равенстве двоичных чисел на входах А и В (совпадении двоичных комбинаций) на выходе переноса по знаку А компаратора старших разрядов блока 5 комп араторов появляется потенциал логической 1. При сдвиге на один разряд двоичной комбинации равенство нарушается и на выходе обнаружителя комбинаций двоичных сигналов формируется положительный импульс совпадения в один тактовый интервал, определяющий положение и вид обнаруживаемой комбинации в потоке двоичной информации. Обнаружитель комбинаций двоичных сигналов, содержащий регистр сдвига информации, и выходов которого соединены соответственно с первыми п входами многоканального коммутатора, а также п элементов И, отличающийся тем, что, с целью уменьшения времени обнаружения комбинаций в скоростных потоках сигналов, введены переключатель кодов комбинаций и блок компараторов, при этом первые и выходов переключателя кодов комбинаций соединены соответственно с вторыми п входами многоканального коммутатора и первыми входами п элементов И, а вторые входы и элементов И соединены соответственно с вторыми п выходами переключателя кодов комбинаций, п выходов многоканального коммутатора соединены соответственно с первыми п входами блока компараторов, вторые п входов которого соединены соответственно с выходами и элементов И.