Преобразователь кода в частоту

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ою и Н 03 К 13 ГОСУДАРСТВЕННЫЙВО ДЕЛАМ ИЗОБРЕТЕН МИТЕТ СССР И,Й И ОТНРЫТИ ЕЛЬСТВ ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТ(56) 1. Авторское свидетельство. СССР. В 360717, кл. Н 03 К 13/02, 1972.2. Авторское свидетельство СССР 9 744977., кл. Н 03 К 13/20, 1980(54)(.57) ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ, содержащий регистр мантиссц выход которого соединен с информационным входом накапливающего сумматора, выход переполнения которого соединен через инвертор с первым входом первого ключа и непосредственно с первым входом второго ключа,а вторые входы ключей соединены соответственно с .пряжам и инверсным выходами триггера знака мантиссы и регистр порядка, о т л и ч а ю " щ и й с я тем, что, с.целью раааирения функциональных возможностей устройства, в него .введены дешифратор, генератор и дополнительный на,капливающий сумматор, причем инверсный выход триггера знака порядка соединен с первым входом дешифратора, :к второму входу которого подключен выход регистра порядка, а выход дешифратора соединен с информационным входом дополнительного накапливаю.:щего сумматора, выход переполнения которого соединен с управляющим вхо- ЕФ домосновного накапливающего сумма- . тора, при этом выход генератора соединен с управляющим входом дополнительного накапливающего сумматора.Изобретение относится к импульсной технике и может быть использовано для связи вычислительной машины с внешними устройствами, в системах управления и моделирования, а также в измерительных системах.5Известен преобразователь частоты в код, содержащий генератор импульсов эталонной частоты; регистр пре" образуемых величин, диодный дешифратор и логическую схему ИЛИ, при чем вход счетчиков импульсов эталонной частоты соединен с генерато.ром импульсов эталонной частоты, выходы счетчика импульсов эталонной частоты и регистра преобразуемых 15 величин подключены к входным шинам дешифратора, выходные шины которого соединены с логической схемой ИЛИ, соединенной обратной связью с входом "Сброс" счетчика импульсов эталонной 20частоты 11.Недостатком указанного преобразователя является невозможность преобразования числа, представленного в Форме с плавающей запятой, в час тоту. Наиболее близким к предлагаемому является преобразователь частоты в код, содержащий распределитель импульсов, первый и второй выходы 30 которого соединены с первыми входами первого и второго коммутаторов со" ответственно, к вторим входам которых подключен выход регистра суммы, выход первого коммутатора через по- З 5 следовательно соединенные первый инФормационный регистр и третий коммутатор подключен к первому вкоду комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к второму входу комбинационного сумматора, выход котоРого соединен с входом регистра сум ма, третий и четвертый выходы распределителя импульсов подключены к управляющим входам третьего и четвертого коммутаторов, управляющие входы первого и второго синхрониза" торов соединены с пятым выходом распределителя импульсов, шестой выход которого подключен к управляющим входам третьего и четвертого синхронизаторов, выходы первого и третьего синхронизаторов через пер вый элемент ИЛИ подключены к третьему входу комбинационного сумматора, к четвертому входу которого через второй элемент ИЛИ подключены выходы второго и четвертого синх- бО ронизаторов, выход коммутатора записи соединен с управляющим входом информационного регистра и входом триггера знака, выходы которого подключены к первым входам ключей, вто рые входы которых соединены с седьмым выходом распределителя импульсов, к первому входу которого подключен прямой выход триггера режима,выход разряда переполнения регистрасуммы подключен через инвертор ктретьему входу первого ключа и непосредственно к третьему входу второго ключа21Недостаток известного преобразователя состоит в невозможности преобразования числа .в Форме с плавающейзапятой в частоту.Цель изобретения - расширениефункциональных возможностей, а именно преобразование дополнительного кода числа с плавающей запятой в частоту,Поставленная цель достигаетсятем, что в преобразователь кода вчастоту, содержащий регистр мантиссы,выход которого соединен с информа-,ционным входом накапливающего сумматора, выход переполнения которогосоединен через .инвертор с первымвходом первого ключа и непосредственно с первым входом второго ключа, авторые входы ключей соединены соответственно с прямым и инверсным выыодами триггера знака мантиссы, ирегистр порядка, введены дешифратор,генератор и дополнительный накапливающий сумматор, причем инверсныйвыход триггера знака порядка соединен с первым входом дешифратора, квторому входу которого подключенвыход регистра порядка, а выход дешифратора соединен с информационнымвходом дополнительного накапливающего сумматора, выход переполнениякоторого соединен с управляющим входом основного накапливающего сумматора, при этом выход генератора соединен с управляющим входом дополнительного накапливающего сумматора.На чертеже приведена структурнаясхема предлагаемого преобразователя.Преобразователь содержит входную,шину 1, триггер 2 знака порядка, регистр 3 порядка, регистр 4 мантиссы.,триггер 5 знака мантиссы, дешифраторб, накапливающий сумматор 7, генератор 8, накапливающий сумматор 9,инвертор 10, первый 11 и второй 12ключи и выходные шины 13 и 14.Преобразователь работает следующим образом.Число подлежащее преобразованию записывается по шине 1 в триггер 2 знака порядка регистр 3 порядка, регистр 4 мантиссы и триггер 5 знака мантиссы, Сигнал с инверсного выхода триггера 2 знака порядка подается на старший входной разряд дешифратора б, на младшие разряжаю которого подаются сигналы со всех выходов регистра 3 порядка. ТакимКорректор Г. Решетни дакт 642/58 Тираж 93 ВНИИПИ Государственного по делам изобретений 113035,Москва, Ж., Ра Подпкомитета СССРи открытийушская наб., д. 4/ но Патентф, г. Ужгород, ул. Проектная,илиал включением достигается увеличение значения преобразующего кода и К" раз, где И = разрядность регистра 3 порядка, К - основание системы счис.ления преобразуемого кода. Указанное смещение кода организовано с целью исключения делителя, необходимого для случая, когда знак порядка от-. рицательный. С дешифратора б снимается код равный К", где М - значе-. ние порядка с учетом смещения.В накапливающем сумматоре осуществляется циклическое суммирование данного кода самим с собой, При этом с выхода переполнения сумматора 7 снимаются импульсы, частота которых .прямо пропорциональна суммируемому коду, Скорость суммирования опреде" ляется частотой генератора 8. Значение мантиссы преобразуемого кода с выхода регистра 4 мантиссы начи- .: нает суммироваться само с собой на накапливающем сумматоре 9 со скоростью, определяемой частотой импульсов переполнения накапливающего сумматора 7. При этом частота появления импульсов переполнения на выходе переполнения накапливающего сумматора 9 прямо пропорциональна произведению значения мантиссы и :значения кода на выходе дешифратора б. Если знак мантиссы положительный то триггер 5 .знака мантиссыустанов-лен в нулевое состояние и импульсывыходной частоты выдаются ключом12 ио шине 14. Если знак мантиссыотрицательный, то сигналом переполнения накапливающего сумматора 9 является импульс отрицательной полярности на его выходе. В этом случаевыходная частота выдается по шине13 с. выхода ключа 11,10 Предлагаемый преобразователь позволяет преобразовыватв число какс фиксированной; так и с плавающейзапятой в частоту. Использованиепреобразователя возможно с любой15 вычислительной. машиной и исключаетзатраты машинного времени на выполнение операции денормалиэации приобмене частотной информацией,Кроме того, предлагаемый преобразователь по сравнению с известнымпозволяет значительно повысить точность преобразования при большом динамическом диапазоне преобразуемыхвеличинИзобретение за счет расзаиренияфункциональных возможностей и перераспределения функции с процессорана преобразователь при использованиипроцессора с плавающей запятой по-вышает. производительность системына 5,